[发明专利]双轨存储器、存储器宏以及相关的混合供电方法有效
申请号: | 201710761821.0 | 申请日: | 2017-08-30 |
公开(公告)号: | CN108231098B | 公开(公告)日: | 2021-08-03 |
发明(设计)人: | 郑基廷;林洋绪 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G11C5/14 | 分类号: | G11C5/14;G11C7/12;G11C8/08 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 双轨 存储器 以及 相关 混合 供电 方法 | ||
1.一种在第一电压和第二电压下工作的双轨存储器,所述双轨存储器包括:
存储器阵列,在所述第一电压下工作;
字线驱动器电路,在所述第一电压下工作,被配置为将所述存储器阵列的字线驱动至所述第一电压;
数据路径,被配置为传输输入数据信号或输出数据信号,其中,所述数据路径包括用于传输所述输入数据信号的写入电路、用于传输所述输出数据信号的读取电路以及用于将所述输入数据信号从所述第二电压转换至所述第一电压的第一电平转换器;以及
控制电路,被配置为向所述存储器阵列、所述字线驱动器电路和所述数据路径提供控制信号,其中,所述控制电路包括用于将输入控制信号从所述第二电压转换至所述第一电压的第二电平转化器;
其中,所述写入电路和所述控制电路被配置为在所述第一电压和所述第二电压两者下工作,所述读取电路被配置为在所述第二电压下工作,并且所述第一电压高于所述第二电压。
2.根据权利要求1所述的双轨存储器,还包括:
第一内置自检(BIST)选择器,位于所述第一电平转换器的上游处;
第二内置自检选择器,位于所述第二电平转换器的上游处。
3.根据权利要求1所述的双轨存储器,其中,所述数据路径还包括位线预充电器,其中,所述位线预充电器被配置为在所述第二电压下工作。
4.根据权利要求3所述的双轨存储器,其中,所述写入电路包括数据锁存器、写入驱动器和写入列选择器。
5.根据权利要求4所述的双轨存储器,其中,所述数据锁存器被配置为以所述第二电压为参考来锁存所述输入数据信号,并且所述第一电平转换器位于所述数据锁存器与所述写入驱动器之间。
6.根据权利要求4所述的双轨存储器,其中,所述数据锁存器被配置为以所述第一电压为参考来锁存所述输入数据信号,并且所述第一电平转换器位于所述锁存器中的数据的上游处。
7.根据权利要求4所述的双轨存储器,其中,所述写入驱动器被配置为驱动锁存的所述输入数据信号,其中,所述写入驱动器的前级被配置为在所述第一电压下工作,并且所述写入驱动器的后级配置为在所述第二电压下工作。
8.根据权利要求3所述的双轨存储器,其中,所述位线预充电器将与所述存储器阵列的位单元对应的位线和互补位线预充电至所述第二电压。
9.根据权利要求3所述的双轨存储器,其中,所述读取电路包括读取列选择器、感测放大器和输出驱动器。
10.根据权利要求9所述的双轨存储器,其中,所述感测放大器和所述输出驱动器被配置为在所述第二电压下工作。
11.一种存储器宏,包括:
多个存储器阵列,被配置为在第一电压下工作;
读取路径,被配置为在第二电压下工作,其中,所述第一电压高于所述第二电压;
写入路径,被配置为在所述第一电压和所述第二电压两者下工作,其中,所述写入路径包括用于将电压域从所述第二电压转换为所述第一电压的第一电平转换器;
字线驱动器电路,被配置为在所述第一电压下工作并且将所述存储器阵列的多根字线驱动至所述第一电压;以及
控制电路,被配置为向所述存储器阵列、所述读取路径、所述写入路径和所述字线驱动器电路提供控制信号,其中,所述控制电路包括用于将电压域从所述第二电压转换为所述第一电压的第二电平转换器;
其中,所述读取路径被配置为在所述第二电压下工作,并且所述写入路径和所述控制电路被配置为在所述第一电压和所述第二电压两者下工作。
12.根据权利要求11所述的存储器宏,还包括:
第一内置自检(BIST)选择器,位于所述第一电平转换器的上游处;
第二内置自检选择器,位于所述第二电平转换器的上游处。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710761821.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种存储数据的方法和装置
- 下一篇:用于分区存储块的调节电路及其操作方法