[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。所述方法能够提高第二开口形貌的可控性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的发展，半导体器件已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，不仅保护单层互连结构，还包括多层互连结构。其中多层互连结构相互堆叠，并通过多层互连结构间的介质层进行隔离。特别地，利用双镶嵌(dual-damascene)工艺形成多层互连结构时，需要预先在介质层中形成用于互连的沟槽和通孔，然后用导电材料如铜填充所述沟槽和通孔。

所述双镶嵌工艺，按照工艺实现先后方式的不同可分为两类：先沟槽工艺(TrenchFirst)和先通孔(Via First)工艺。先沟槽工艺包括：首先在已沉积的介质层上刻蚀出沟槽图形，然后再刻蚀出通孔图形；先通孔工艺包括：首先在介质层上刻蚀出通孔图形，然后再刻蚀出沟槽图形。

然而，现有技术形成的半导体器件的接触电阻较大。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以降低半导体器件的接触电阻。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。

可选的，所述第一互连部、第三开口和第二互连部的形成步骤包括：在所述第一开口内和第一介质层上形成第一互连部膜，所述第一互连部膜上的第一介质层内具有第三开口；在所述第一互连部膜上形成第二互连部膜，部分所述第二互连部膜充满所述第三开口；平坦化所述第二互连部膜和第一互连部膜，直至暴露出第一介质层的顶部表面。

可选的，第一互连部膜的形成工艺包括：电镀法；形成所述第一互连部膜之前，还包括：在所述第一开口内和第一介质层上形成第一籽晶层。

可选的，所述第三开口的深度为：50纳米～150纳米；所述第三开口的底部到第一介质层顶部的距离为：10埃～100埃。

可选的，所述第一互连部的材料包括：铜。

可选的，所述第二互连部的材料包括：金、银、铂、铂钴合金、钴或者钨。

可选的，所述第二互连部的厚度为：10埃～100埃。

可选的，所述第一开口包括：第一通孔和第一沟槽，所述第一通孔和第一沟槽连通；形成所述第一开口之前，所述形成方法还包括：在所述第一介质层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口；在所述第一掩膜开口内和第一掩膜层上形成第二掩膜层，所述第二掩膜层内具有第二掩膜开口，所述第二掩膜开口沿平行于基底表面的方向上的尺寸小于第一掩膜开口的尺寸，且所述第二掩膜开口在基底上的投影与第一掩膜开口在基底上的投影至少部分重叠。