[发明专利]芯片扇出封装结构、多芯片集成模块及晶圆级封装方法

说明书

本发明公开了一种带天线的芯片扇出封装结构、多芯片集成模块及晶圆级封装方法，通过将天线形成于载板上用于容置射频芯片的第一凹槽内，并延伸至载板第一表面，然后在射频芯片及载板第一表面上形成第一金属重布线层，实现了天线与芯片间的互联，从而达到了在芯片级集成天线的功能，不占用芯片中金属互连层面积，制作成本大大降低。多芯片集成模块，同时实现了功能芯片的电磁干扰屏蔽和射频芯片的天线集成，相比传统方法，生产工艺简单，不耗时，且成本较低，且不存在封装后封装体表面较粗糙，较难保证电磁干扰屏蔽结构的连续性的问题，还更容易制作接地连接。晶圆级封装方法，低成本高效率同时集成了电磁干扰屏蔽结构和天线，制作成本大大降低。

技术领域

本发明涉及扇出型晶圆级封装技术领域，具体是涉及一种集成天线的芯片扇出封装结构、多芯片集成模块及晶圆级封装方法。

背景技术

扇出晶圆级封装是在晶圆尺寸级实现芯片的扇出封装，也是一种I/O数较多、集成灵活性好的先进封装工艺，可实现一个封装体内垂直和水平方向多芯片集成。这样，扇出型晶圆级封装目前正在发展成为下一代封装技术，如多芯片、低轮廓封装和3D SiP。随着电子产品向更薄、更轻、更高引脚密度、更低成本方向发展，扇出晶圆级封装技术的出现为封装行业向多功能小尺寸封装发展提供了契机。

现有片上集成天线的扇出封装结构采用在额外的金属互联层上制作天线，需要占用额外的面积，制作成本较高。参见专利文献US9064787b2，US20170040266A1。现有多芯片集成模块中芯片之间(比如运算或处理芯片和射频芯片间)的电磁干扰屏蔽结构主要由埋入式的金属框架制作，成本高，生产耗时。现有普遍使用的芯片级电磁干扰屏蔽结构在封装完成后用喷涂或溅射的方法在封装表面制作一层导电层。由于为片级工艺，较耗时；且封装后的表面较粗糙，较难保证导电层的连续性，制作导电层的接地连接也较为困难。

发明内容

为了解决上述技术问题，本发明提出一种芯片扇出封装结构、多芯片集成模块及晶圆级封装方法，该芯片扇出封装结构在芯片级集成天线，不占用芯片中金属互连层面积，成本较低，在多芯片集成模块中，晶圆级低成本同时集成了电磁干扰屏蔽结构和天线。

本发明的技术方案是这样实现的：

一种集成天线的芯片扇出封装结构，包括一载板和至少一包括射频信号接收或/和发送功能的射频芯片，所述载板具有第一表面和与其相对的第二表面，所述载板上具有容置所述射频芯片的第一凹槽，所述射频芯片的焊垫面向上埋入所述第一凹槽中，所述射频芯片底部与所述第一凹槽之间形成有作为集成天线的第一导电层，且所述第一导电层从第一凹槽底部沿侧壁延伸至所述载板第一表面，所述射频芯片及所述载板第一表面上形成有第一金属重布线层，所述第一金属重布线层将所述射频芯片的焊垫与所述载板第一表面上的第一导电层电连接，并将其电性导出。

进一步的，所述载板为硅载板，所述第一导电层形成于所述第一凹槽内铺设的一层第一绝缘层上，所述第一绝缘层从第一凹槽底部沿侧壁延伸至所述载板第一表面，所述射频芯片通过第一粘结层贴装到所述第一凹槽底部的第一导电层上。

进一步的，所述第一金属重布线层包括第一金属布线、第一绝缘介质层和第一保护层，所述第一绝缘介质层覆盖所述射频芯片、所述载板第一表面及其上的第一导电层上，且所述第一绝缘介质层填充所述射频芯片与所述第一凹槽及所述第一导电层之间的间隙，所述第一绝缘介质层上开设有暴露所述射频芯片的焊垫及所述载板第一表面的第一导电层的第一开口，所述第一金属布线形成于所述第一绝缘介质层上，并电性连接该第一开口内的射频芯片的焊垫及第一导电层，所述第一保护层铺设于所述第一金属布线上，该第一保护层上预留有用于电性连接该第一金属布线的第二开口，该第二开口内形成有第一电性导出点，且有部分第一电性导出点扇出至所述载板的第一表面上。

进一步的，所述第一金属重布线层为多层结构，其中某层中制作有接地层。

进一步的，所述载板第二表面被减薄露出所述第一凹槽底部的第一绝缘层。