[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底上具有第一鳍部；在隔离层上形成横跨所述第一鳍部的伪栅结构；在所述伪栅结构侧壁形成第一掩膜侧墙；在所述第一鳍部内形成第一源区和第一漏区；形成暴露出所述伪栅结构的顶部表面的介质结构；在所述介质结构内形成第一开口；去除所述第一开口底部的伪栅极氧化层，在所述隔离层和第一掩膜侧墙之间形成间隙；在所述间隙内填充保护层；所述保护层能有效隔离后续形成的栅极结构，从而提高半导体结构的生产良率和器件可靠性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

为了进一步缩小器件尺寸、提高器件密度，在鳍式场效应晶体管的基础上，引入了高K金属栅晶体管，即以高K介质材料作为栅介质层，以金属材料作为栅极。所述高K金属栅晶体管采用后栅(gate last)工艺形成，其中一种后栅工艺是在去除伪栅极氧化层和伪栅极层后，以此形成栅极沟槽，再于栅极沟槽的内壁表面形成高K介质材料的栅介质层。

然而，随着半导体器件的密度提高，尺寸缩小，鳍式场效应晶体管的制造工艺难度提高，而所形成的鳍式场效应晶体管的性能变差，可靠性下降。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够提高半导体结构的可靠性，改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有第一鳍部、以及覆盖所述第一鳍部的部分侧壁的隔离层；形成横跨所述第一鳍部的伪栅结构，所述伪栅结构覆盖所述第一鳍部的部分侧壁和顶部表面，且所述伪栅结构位于部分隔离层上，所述伪栅结构包括伪栅氧化层以及位于伪栅氧化层上的伪栅极层；在所述伪栅极层和所述伪栅极氧化层的侧壁形成第一掩膜侧墙；分别在所述伪栅结构和所述第一掩膜侧墙两侧的第一鳍部内形成第一源区和第一漏区；在所述隔离层、第一源区和第一漏区上形成介质结构，所述介质结构暴露出所述伪栅结构的顶部表面；去除所述伪栅极层，在所述介质结构内形成暴露出所述伪栅极氧化层的第一开口；去除所述第一开口底部的伪栅极氧化层，并在所述隔离层和第一掩膜侧墙之间形成间隙；在所述间隙内填充保护层；在填充所述保护层之后，在所述第一开口内填充栅极结构。

可选的，所述保护层的形成步骤包括：在所述介质结构上、所述第一开口的侧壁和底部形成保护膜，且所述保护膜填充所述间隙；去除所述第一开口底部的保护膜。

可选的，去除所述第一开口侧壁的保护膜。

可选的，所述保护膜的形成工艺包括化学气相沉积工艺和原子层沉积工艺的一种或两种组合。

可选的，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，所述间隙的形成工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。