[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，于第一承载结构上透过结合层结合电子元件，再将该第一承载结构通过多个导电元件堆叠于第二承载结构上，且令该电子元件电性连接该第二承载结构，使该第一承载结构与该第二承载结构之间的距离得以维持固定。

技术领域

本发明关于一种封装结构，特别是关于一种电子封装件及其制法。

背景技术

随着近年来可携式电子产品的蓬勃发展，各类相关产品亦逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展，为因应此趋势，半导体封装业界遂开发各态样的堆叠封装(package on package，简称PoP)技术，以期能符合轻薄短小与高密度的要求。

如图1所示，现有堆叠式半导体封装件1的制法将半导体芯片11以多个焊锡凸块110覆晶结合至一第一封装基板10上，并于回焊该些焊锡凸块110后进行第一次助焊剂清洗作业，再以底胶14包覆该些焊锡凸块110，之后将第二封装基板12通过多个包含焊锡材的导电元件18支撑且电性连接于该第一封装基板10上，再于回焊该些导电元件18后进行第二次助焊剂清洗作业，最后将封装胶体13形成于该第一封装基板10与第二封装基板12之间以包覆该些导电元件18。

惟，现有半导体封装件1中，该第一封装基板10与第二封装基板12之间的间隔由该导电元件18所控制，故该导电元件18于回焊后的体积及高度的公差大，不仅接点容易产生缺陷，导致电性连接品质不良，而且该导电元件18所排列成的栅状阵列(grid array)容易产生共面性(coplanarity)不良，导致接点应力(stress)不平衡而容易造成该第一与第二封装基板10,12之间呈倾斜接置，甚至产生接点偏移的问题。

再者，现有半导体封装件1的制程较为复杂(例如需进行两次助焊剂清洗作业)且制作成本较高。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，使该第一承载结构与该第二承载结构之间的距离得以维持固定。

本发明的电子封装件，包括：第一承载结构；电子元件，其透过结合层设于该第一承载结构上；第二承载结构，且通过多个导电元件与该第一承载结构相堆叠，且电性连接该电子元件；以及包覆层，其形成于该第一承载结构与第二承载结构之间，以包覆该电子元件与该些导电元件。

本发明还提供一种电子封装件的制法，包括：将一电子元件透过结合层结合至一第一承载结构上；将该第一承载结构通过多个导电元件堆叠于一第二承载结构上，且令该电子元件电性连接该第二承载结构；以及于该第一承载结构与该第二承载结构的间形成包覆该电子元件与该些导电元件的包覆层。

前述的制法中，包括：形成该些导电元件于该第一承载结构上；形成该包覆层于该第一承载结构上，以包覆该电子元件与该些导电元件，且令该导电元件的部分表面外露出该包覆层；以及将该第一承载结构通过该些导电元件堆叠于该第二承载结构上，使该包覆层位于该第一承载结构与该第二承载结构之间。

前述的制法中，包括：形成该些导电元件于该第一承载结构上；将该第一承载结构通过该些导电元件堆叠于该第二承载结构上；以及形成该包覆层于该第一承载结构与该第二承载结构之间，以包覆该电子元件与该些导电元件。

前述的制法中，还包括将该第一承载结构通过多个导电元件堆叠于该第二承载结构后，进行助焊剂清洗作业。

前述的电子封装件及其制法中，该电子元件通过导电凸块电性连接该第二承载结构。

前述的电子封装件及其制法中，该包覆层还包覆该导电凸块。

前述的电子封装件及其制法中，该结合层为黏着材、薄膜或散热材。

前述的电子封装件及其制法中，该导电元件包含金属块与包覆该金属块的导电材。