[发明专利]封装结构

说明书

本发明提供一种封装结构，其包括线路载板、第一芯片、封装层、电容器以及电磁干扰屏蔽层。线路载板包括第一接垫以及第二接垫。第一芯片设置于线路载板上并且与线路载板电连接。封装层设置于线路载板上以覆盖第一芯片。电容器包括电性分离的第一电容电极与第二电容电极。第一电容电极与第二电容电极嵌于封装层内。电磁干扰屏蔽层至少覆盖封装层。第一电容电极与第二电容电极从线路载板朝向电磁干扰屏蔽层延伸。电磁干扰屏蔽层通过第一电容电极以及第一接垫而接地。第二电容电极与第二接垫电连接。

技术领域

本发明涉及一种封装结构，尤其涉及一种具有电磁干扰屏蔽(ElectromagneticInterference Shielding，EMI Shielding)功效的封装结构。

背景技术

在现今的封装结构中，芯片通过焊线(Bondwire)或凸块(Bump)与线路载板形成电连接，以使得电子信号能够在芯片与线路载板或芯片彼此之间传递。然而，有些芯片，例如通讯芯片，会产生电磁干扰(Electromagnetic Interference，EMI)而影响封装结构内的其他芯片(例如：数据存储用芯片)运作，以致于芯片间的电子信号传递过程中伴随杂讯，进而影响了芯片的正常运作。除此之外，在基于电源完整性(Power integrity，PI)的考量下，如何确保能提供稳定电压至封装结构内的芯片，特别是当封装结构中多个具有不同功能的芯片同时运作时。

为了维持封装结构的电源完整性，常见的作法是设置去耦合电容元件(Decoupling Capacitor，De-Cap)于芯片封装结构，使去耦合电容元件电连接于线路载板的电源端与接地端，并等效电连接至芯片的电源端与接地端，藉以提供高速讯号操作时所需的瞬间充电电流与放电电流于电源与接地回路间。然而，受制于去耦合电容元件的尺寸大小，会使得封装结构的体积增加，故无法满足微小化的设计需求。另一种去耦合电容元件设置方式是将其内埋(或内藏)于线路载板中，此实施方式将使得线路载板的线路层的层数增加或布线复杂度增加，同样无法满足微小化的设计需求。

因此，如何在能够满足微小化半导体封装体的设计需求的前提下，同时达到防止电磁干扰以及维持封装结构的电源完整性的功效，便成为当前亟待解决的问题之一。

发明内容

本发明提供一种封装结构，其包括线路载板、第一芯片、封装层、电容器以及电磁干扰屏蔽层。线路载板包括第一接垫及第二接垫。第一芯片设置于线路载板上并且与线路载板电连接。封装层设置于线路载板上以覆盖第一芯片。电容器包括电性分离的第一电容电极与第二电容电极，第一电容电极与第二电容电极嵌于封装层内。电磁干扰屏蔽层覆盖封装层，其中第一电容电极与第二电容电极从线路载板朝向电磁干扰屏蔽层延伸。电磁干扰屏蔽层通过第一电容电极以及第一接垫而接地，且第二电容电极与第二接垫电连接。

基于上述，本发明可以通过封装结构的电磁干扰屏蔽层以避免电磁干扰影响内部芯片运作，进而降低电磁干扰对运作中的电子元件的影响程度。并且，可以通过去耦合电容元件使得封装结构的电源完整性可以有效地被控制。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A、图1B、图1D、图1F至图1I是依照本发明第一实施例的封装结构的制造流程的剖面示意图。

图1C、图1E是本发明第一实施例的封装结构的部分制作流程的俯视示意图。

图2A至图2B是本发明第二实施例的封装结构的部分制作流程的剖面示意图。

图3是本发明第三实施例的封装结构的剖面示意图。

附图标记说明

100、300：封装结构

110：线路载板

110a：第一表面