[发明专利]半导体装置及其制造方法

说明书

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述装置包括：衬底；在所述衬底上的半导体鳍片；在所述半导体鳍片侧面的隔离区，所述隔离区的上表面低于所述半导体鳍片的上表面；栅极结构，覆盖所述半导体鳍片的一部分和所述隔离区的一部分，其中，所述隔离区被所述栅极结构覆盖的部分为第一区域，所述隔离区位于所述栅极结构两侧中的至少一侧的部分为第二区域，所述第一区域的上表面高于所述第二区域的上表面；以及第一间隔物层，位于所述栅极结构的侧壁和所述第一区域位于所述第二区域以上的部分的侧壁上。本申请可以改善器件的漏电问题。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。

背景技术

在鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)的制造工艺中，由于邻近效应(proximity effect)，外延形成的源区或漏区可能会与栅极之间连成桥(bridge)，从而产生漏电问题。

因此，有必要提出一种新的技术方案来改善器件的漏电问题。

发明内容

本申请的一个目的在于改善器件的漏电问题。

根据本申请的一方面，提供了一种半导体装置，包括：衬底；在所述衬底上的半导体鳍片；在所述半导体鳍片侧面的隔离区，所述隔离区的上表面低于所述半导体鳍片的上表面；栅极结构，覆盖所述半导体鳍片的一部分和所述隔离区的一部分，其中，所述隔离区被所述栅极结构覆盖的部分为第一区域，所述隔离区位于所述栅极结构两侧中的至少一侧的部分为第二区域，所述第一区域的上表面高于所述第二区域的上表面；以及第一间隔物层，位于所述栅极结构的侧壁和所述第一区域位于所述第二区域以上的部分的侧壁上。

在一个实施例中，所述第一区域的上表面与所述第二区域的上表面之间的距离为3-10nm。

在一个实施例中，所述栅极结构包括：在所述半导体鳍片的一部分和所述第一区域上的栅极电介质层；在所述栅极电介质层上的栅极。

在一个实施例中，所述第一间隔物层的材料包括硅的氮化物。

在一个实施例中，所述第一间隔物层的厚度为2-5nm。

在一个实施例中，所述装置还包括：在所述栅极结构两侧至少部分位于所述半导体鳍片中的有源区。

根据本申请的一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的半导体鳍片；在所述半导体鳍片的表面上的电介质层；在所述半导体鳍片侧面的隔离区，所述隔离区的上表面低于所述半导体鳍片的上表面；以及覆盖所述电介质层的一部分和所述隔离区的一部分的伪栅，其中，所述隔离区被所述伪栅覆盖的部分为第一区域，所述隔离区位于所述伪栅两侧中的至少一侧的部分为第二区域；去除所述第二区域的一部分，以使得剩余的第二区域的上表面低于所述第一区域的上表面；在所述伪栅的侧壁和所述第一区域位于剩余的第二区域以上的部分的侧壁上形成第一间隔物层；去除所述伪栅和所述伪栅下的电介质层，以形成沟槽；以及在所述沟槽中形成栅极结构。

在一个实施例中，在去除所述伪栅时，还去除所述第一区域的一部分。

在一个实施例中，所述第一区域的上表面与剩余的第二区域的上表面之间的距离为3-10nm。

在一个实施例中，所述衬底结构还包括在所述伪栅上的硬掩模层。

在一个实施例中，所述方法还包括：在形成所述第一间隔物层之后，去除所述伪栅两侧的半导体鳍片的一部分，以形成凹陷；在所述凹陷中外延生长半导体材料，以形成抬升的有源区。

在一个实施例中，所述方法还包括：在形成所述有源区后，沉积层间电介质层，所述层间电介质层使得所述伪栅露出。