[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，该半导体结构包括：层间电介质层，被该层间电介质层包围的第一金属层，以及在该层间电介质层上的半导体层；刻蚀半导体层以形成露出层间电介质层的开口，该开口包括露出层间电介质层的一部分的第一开口和在第一开口之上的第二开口，第二开口与第一开口形成台阶；在形成开口后的半导体结构上形成绝缘物层；刻蚀处在第一开口的底部的绝缘物层的部分和层间电介质层的部分以形成露出第一金属层的一部分的凹槽；在绝缘物层上和在凹槽的底部和侧壁上形成第二金属层；以及对第二金属层进行图案化。本发明比较容易去除第二金属层的残留。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

背照式CMOS(Complementary Metal-Oxide-Semiconductor Transistor，互补金属氧化物半导体)图像传感器(backside illuminated CMOS Imager Sensors，简称为BSICIS)具有许多特殊的工艺。其中，在器件工艺完成后，该器件晶片(device wafer)需要结合(bond)到支撑晶片(handle wafer)，然后需要形成图案化的衬垫层(PAD)来连接金属线，该衬垫层为铝层。主要工艺包括刻蚀Si以形成开口工艺和刻蚀ILD(interlayer dielectric，层间电介质层)以形成凹槽工艺。

图1A中示出的结构包括：层间电介质层101、金属线102、Si层103、绝缘物层105和铝层(即衬垫层)106。如图1A所示，绝缘物层105形成在开口104的侧壁和底部上以及形成在Si层103上，铝层覆盖在绝缘物层103和凹槽107的侧壁和底部上。在下一步骤中，如图1B所示，通过刻蚀工艺对铝层106图案化，去除在开口104的侧壁和底部上和在Si层103上的不需要的部分，从而得到所需要的图案化的铝层作为与金属线102连接的引线。

发明内容

本发明的发明人发现，在上述现有技术的工艺过程中，在对铝层刻蚀后，可能会在开口的侧壁上残留一部分铝，在后续的工艺过程中，这部分铝残留有可能剥落，从而形成缺陷，进而导致电路短路。

在一些方法中，为了尽可能多地去除铝残留，可以调节铝刻蚀参数，增强对铝的各向异性刻蚀。但是，本发明的发明人发现，这些方法可能会对在Si层上表面上的剩余的铝层造成损伤，尤其对这部分铝层的侧面造成损伤。

本发明的发明人针对上述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：层间电介质层，被所述层间电介质层包围的第一金属层，以及在所述层间电介质层上的半导体层；刻蚀所述半导体层以形成露出所述层间电介质层的开口，所述开口包括露出所述层间电介质层的一部分的第一开口和在所述第一开口之上的第二开口，所述第二开口与所述第一开口形成台阶；在形成所述开口后的半导体结构上形成绝缘物层；刻蚀处在所述第一开口的底部的所述绝缘物层的部分和所述层间电介质层的部分以形成露出所述第一金属层的一部分的凹槽；在所述绝缘物层上和在所述凹槽的底部和侧壁上形成第二金属层，其中所述第二金属层与所述第一金属层连接；以及对所述第二金属层进行图案化，以去除所述第二金属层的在所述开口的侧壁之上和在所述台阶之上的一部分。

在一个实施例中，所述第二开口的宽度大于所述第一开口的宽度。

在一个实施例中，所述第一开口的侧壁与所述第一开口的底部的夹角为钝角；所述第二开口的侧壁与所述台阶的夹角为钝角。

在一个实施例中，所述第一开口的侧壁与所述第一开口的底部的夹角的范围为100°至110°；所述第二开口的侧壁与所述台阶的夹角的范围为100°至110°。