[发明专利]一种缓解芯片封装应力的结构及其制作方法有效
申请号: | 201710329414.2 | 申请日: | 2017-05-11 |
公开(公告)号: | CN106960829B | 公开(公告)日: | 2019-07-12 |
发明(设计)人: | 秦飞;唐涛;别晓锐;项敏;肖智轶 | 申请(专利权)人: | 北京工业大学 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/56 |
代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 沈波 |
地址: | 100124 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 缓解 芯片 封装 应力 结构 及其 制作方法 | ||
1.一种缓解芯片封装应力的结构的制作方法,该结构包括至少一芯片(104),一绝缘层(200),所述芯片包含正面与背面,所述正面含有钝化层(101)及钝化层内的焊垫(102),所述芯片正面有一层绝缘层(200),绝缘层四周有暴露焊垫的第一开口(202),和暴露钝化层的第二开口(201),所述第二开口(201)相对第一开口(202)设置,以使第一开口(202)与第二开口(201)分布趋于均匀,从所述第一开口(202)内引出有导电线路(4),所述第二开口(201)内填充有金属层(3);
其特征在于,该制作方法包括如下步骤:
A)提供一晶圆(100),该晶圆含有若干芯片(104)单元,所述芯片(104)正面具有钝化层(101)及若干焊垫(102);
B)在晶圆(100)正面形成具有暴露焊垫(102)的第一开口(202)和暴露钝化层(101)的第二开口(201)的绝缘层(200);
C)在绝缘层(200)上形成导电线路(4)及金属层(3);
D)在所述导电线路(4)及金属层(3)上形成保护层和导电结构(5);
E)切割形成单颗芯片(104)封装体。
2.根据权利要求1所述的一种缓解芯片封装应力的结构的制作方法,其特征在于,所述第一开口(202)和第二开口(201)的形成方式为光刻、干法刻蚀、湿法刻蚀中的一种或多种结合。
3.根据权利要求1所述一种缓解芯片封装应力的结构的制作方法,其特征在于,所述钝化层(101)包含一层或多层二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、二氧化铪绝缘性质的介电材料,钝化层厚度为2μm~3μm;
所述绝缘层(200)包含一层或多层苯并环丁烯、聚酰亚胺、聚苯并恶唑;
所述金属层(3)为铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属。
4.一种缓解芯片封装应力的结构的制作方法,其特征在于,包括如下步骤:
A)提供一晶圆(100),该晶圆(100)含有若干芯片(104)单元,各芯片(104)单元正面含有功能区(103)及焊垫(102),焊垫(102)在芯片(104)正面四周分布不均;
B)在晶圆(100)背面形成钝化层(101);
C)在晶圆(100)背面形成开孔和/或槽(7);
D)在所述晶圆(100)背面、所述孔和/槽(7)内壁形成暴露焊垫(102)的绝缘层(200);
E)在所述绝缘层(200)上形成暴露焊垫的第一开口(202)与暴露钝化层的第二开口(201);
F)在所述绝缘层(200)上形成导电线路(4)及金属层(3);
G)在所述导电线路(4)及金属层(3)上形成保护层(6)和导电结构(5);
H)切割形成单颗芯片(104)封装体;
所述钝化层(101)的形成方式为PECVD;
所述开孔和/或槽(7)的形成方式为切割、刻蚀中的一种或两者结合;
所述第一开口(202)和第二开口(201)的形成方式为光刻、干法刻蚀、湿法刻蚀中的一种或多种结合。
5.一种缓解芯片封装应力的结构,其特征在于,包括至少一芯片(104),一绝缘层(200),所述芯片包含正面与背面,所述正面含有钝化层(101)及钝化层内的焊垫(102),所述芯片正面有一层绝缘层(200),绝缘层四周有暴露焊垫的第一开口(202),和暴露钝化层的第二开口(201),所述第二开口(201)相对第一开口(202)设置,以使第一开口(202)与第二开口(201)分布趋于均匀,从所述第一开口(202)内引出有导电线路(4),所述第二开口(201)内填充有金属层(3)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京工业大学,未经北京工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710329414.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:倒装芯片式半导体封装结构
- 下一篇:具有凸块接合结构的半导体封装