[发明专利]半导体装置

说明书

本发明提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与主芯片区域相邻的划线通道区域，划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区；绝缘层，安置在半导体基板上；第一压印结构，在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上；以及挡坝结构，在与第一压印结构对应的位置处设置在绝缘层的第一区域中，挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。

相关申请的交叉参考

本申请主张在2016年4月27日在韩国知识产权局提出申请的韩国专利申请第10-2016-0051528号以及在2017年3月2日在美国知识产权局提出申请的美国专利申请第15/448,215号的优先权，所述韩国专利申请与美国专利申请的公开内容全文并入本文供参考。

技术领域

根据本发明的示例性实施例的设备及方法涉及一种半导体装置、一种半导体芯片、及一种制造所述半导体装置的方法。

背景技术

可利用管芯锯切工艺(die-sawing process)对上面形成有集成芯片的半导体晶片进行切割来制作半导体芯片。在管芯锯切工艺期间，锯叶片沿划线通道区(scribe laneregion)切割半导体晶片，从而物理地分离多个半导体芯片。

由于需要具有大容量且高度集成的集成电路装置，因此划线通道区在半导体晶片上占据的面积缩减，且在管芯锯切工艺期间施加到半导体装置的应力使集成电路损害的风险增大。

发明内容

一个或多个示例性实施例提供一种能够防止在管芯锯切工艺期间产生的应力传递到集成电路的半导体装置。

此外，一个或多个示例性实施例提供一种可靠性提升的半导体芯片。

另外，一个或多个示例性实施例提供一种制造能够防止在管芯锯切工艺期间产生的应力传递到集成电路的半导体装置的方法。

根据示例性实施例的方面，提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与所述主芯片区域相邻的划线通道区域，所述划线通道区域包括与所述主芯片区域相邻的第一区及与所述第一区相邻的第二区；绝缘层，安置在所述半导体基板上；第一压印结构，在所述绝缘层的与所述划线通道区域的所述第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在所述绝缘层的与所述划线通道区域的所述第二区对应的第二区域中安置在所述绝缘层的所述第一表面上；以及挡坝结构，在与所述第一压印结构对应的位置处设置在所述绝缘层的所述第一区域中，所述挡坝结构在和所述绝缘层的与所述半导体基板相邻的第二表面所垂直的方向上延伸。

根据另一示例性实施例的方面，提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与所述主芯片区域相邻的划线通道区域；绝缘层，安置在所述半导体基板上；压印结构，在所述绝缘层的与所述划线通道区域对应的区域中安置在所述绝缘层的第一表面上；并且其中在相邻的压印结构之间在所述绝缘层的所述第一表面中设置有多个沟槽。

根据另一示例性实施例的方面，提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与所述主芯片区域相邻的划线通道区域，所述划线通道区域包括与所述主芯片区域相邻的第一区及与所述第一区相邻的第二区；绝缘层，安置在所述半导体基板上；第一压印结构，在所述绝缘层的与所述划线通道区域的所述第一区对应的第一区域中安置在所述绝缘层的第一表面上；以及第二压印结构，在所述绝缘层的与所述划线通道区域的所述第二区对应的第二区域中安置在所述绝缘层的所述第一表面上，其中所述第一压印结构中的每一个均具有第一形状，所述第二压印结构中的每一个均具有第二形状，且所述第一形状与所述第二形状不同。

附图说明

结合附图阅读以下详细说明将更清楚地理解示例性实施例，在附图中：