[发明专利]半导体封装结构及其制作方法

说明书

本发明提供一种半导体封装结构，包括晶圆、多个第一导电凸块以及第一封装胶体。晶圆具有相对的第一表面以及第二表面。晶圆包括两个半导体元件层。此两个半导体元件层分别从第一表面以及第二表面延伸至晶圆内。第一表面与第二表面上分别设置有包括多个接垫的两个图案化线路层。此两个半导体元件层分别与此两个图案化线路层电性连接。多个第一导电凸块分别设置于第一表面的多个接垫上。第一封装胶体设置于第一表面，并暴露多个第一导电凸块的多个顶面。另，一种半导体封装结构的制作方法也被提出。

技术领域

本发明涉及一种封装结构及其制作方法，尤其涉及一种半导体封装结构及其制作方法。

背景技术

晶圆级芯片尺寸封装(Wafer Level Chip Scale Package,WLCSP)技术指的是晶圆在生产完成后直接在整片晶圆上进行全部或大部分的封装以及测试程序后，再进行切割(Singulation)以形成单颗元件。由于晶圆级芯片尺寸封装技术具有较小封装尺寸、较佳电性表现、较容易的组装处理以及较低的生产成本等优势，因而吸引晶圆制造业者以及封测代工业者大举投入此技术中。

在现有的晶圆级芯片尺寸封装技术中，晶圆的单面上通常会植球以使晶圆的电性信号传递至外部的印刷电路板(Printed Circuit Board,PCB)，然而，这样的方式却无法满足高接脚数(I/O)的需求。

发明内容

本发明提供一种半导体封装结构，其具有较高的接脚数。

本发明提供一种半导体封装结构的制造方法，用以制造上述的半导体封装结构。

本发明的一实施例提出一种半导体封装结构，半导体封装结构包括晶圆、多个第一导电凸块以及第一封装胶体。晶圆具有相对的第一表面以及第二表面。晶圆包括第一半导体元件层以及第二半导体元件层。第一半导体元件层以及第二半导体元件层分别从第一表面以及第二表面延伸至晶圆内。第一表面与第二表面上分别设置有第一图案化线路层及第二图案化线路层。第一图案化线路层与第二图案化线路层分别包括多个第一接垫及多个第二接垫。第一半导体元件层与第二半导体元件层分别与第一图案化线路层以及第二图案化线路层电性连接。多个第一导电凸块分别设置于多个第一接垫上。第一封装胶体设置于第一表面，并暴露多个第一导电凸块的多个顶面。

在本发明的一实施例中，上述的晶圆还包括多个第二导电凸块，分别设置于多个第二接垫上。

在本发明的一实施例中，上述的晶圆还包括第二封装胶体。第二封装胶体设置于第二表面，且暴露多个第二导电凸块的多个顶面。

在本发明的一实施例中，上述的多个第二导电凸块的多个顶面设置有焊球。

在本发明的一实施例中，上述的多个第一导电凸块的多个顶面设置有焊球。

本发明的一实施例提出一种半导体封装结构的制造方法，包括下列步骤。提供晶圆。晶圆具有相对的第一表面以及背面。晶圆包括由第一表面延伸至晶圆内的第一半导体元件层。第一表面设置有第一图案化线路层。第一图案化线路层包括多个第一接垫。第一半导体元件层与第一图案化线路层电性连接。形成多个第一导电凸块分别于多个第一接垫上。形成第一封装胶体于第一表面上，且第一封装胶体覆盖多个第一导电凸块。对晶圆的背面进行薄化处理，以使晶圆暴露出第二表面。形成第二半导体元件层于第二表面，第二半导体元件层由第二表面延伸至晶圆内。形成第二图案化线路层于第二表面上，第二图案化线路层包括多个第二接垫。第二半导体元件层与第二图案化线路层电性连接。移除至少部分第一封装胶体以暴露出多个第一导电凸块的多个顶面。

在本发明的一实施例中，上述的制作方法还包括形成多个第二导电凸块分别于多个第二接垫上。

在本发明的一实施例中，上述的制作方法还包括形成第二封装胶体于第二表面上。第二封装胶体覆盖多个第二导电凸块。移除至少部分第二封装胶体以暴露出第二导电凸块的多个顶面。