[发明专利]半导体元件、半导体基底及其形成方法

说明书

本发明提供一种半导体元件、半导体基底及其形成方法。半导体基底包括第一含硅层、单晶态III‑V族化合物半导体层以及非晶态III‑V族化合物半导体层。第一含硅层具有第一区以及第二区。单晶态III‑V族化合物半导体层配置于第一区的第一含硅层上。非晶态III‑V族化合物半导体层配置于第二区的第一含硅层上。

技术领域

本发明是有关于一种半导体元件、半导体基底及其形成方法。

背景技术

近年来，以III-V族化合物半导体为基础的高电子迁移率晶体管(high electronmobility transistor；HEMT)因为其低阻值、高击穿电压以及快速开关切换频率等特性，在高功率电子元件领域获得相当大的关注。具体来说，将III-V族化合物半导体外延成长在硅基底的技术被广泛地研究。然而，III-V族化合物半导体元件至今仍无法与硅元件有效地整合在一起，使其应用层面受限。

发明内容

有鉴于此，本发明提供一种半导体元件、半导体基底及其形成方法，可抑制形成于此半导体基底上的元件之间的干扰。

本发明的半导体基底包括第一含硅层、单晶态III-V族化合物半导体层以及非晶态III-V族化合物半导体层。第一含硅层具有第一区以及第二区。单晶态III-V族化合物半导体层配置于第一区的第一含硅层上。非晶态III-V族化合物半导体层配置于第二区的第一含硅层上。

在本发明的一实施例中，上述的半导体基底中，单晶态III-V族化合物半导体层与非晶态III-V族化合物半导体层接触。

在本发明的一实施例中，上述的半导体基底中，单晶态III-V族化合物半导体层与非晶态III-V族化合物半导体层的组成相同。

在本发明的一实施例中，上述的半导体基底中，单晶态III-V族化合物半导体层与非晶态III-V族化合物半导体层各自包括第一氮化镓层、氮化铝镓层以及第二氮化镓层。第一氮化镓层配置于第一含硅层上。氮化铝镓层配置于第一氮化镓层上。第二氮化镓层配置于氮化铝镓层上。

在本发明的一实施例中，上述的半导体基底中，单晶态III-V族化合物半导体层还延伸至非晶态III-V族化合物半导体层与第一含硅层之间，且单晶态III-V族化合物半导体层于第一区的厚度大于单晶态III-V族化合物半导体层于第二区的厚度。

在本发明的一实施例中，上述的半导体基底还包括绝缘层与第二含硅层。绝缘层配置于非晶态III-V族化合物半导体层上。第二含硅层配置于绝缘层上。

在本发明的一实施例中，上述的半导体基底中，第一含硅层具有111晶面，而第二含硅层具有100晶面。

本发明的半导体元件包括第一含硅层、单晶态III-V族化合物半导体层、非晶态III-V族化合物半导体层、第一元件以及第二元件。第一含硅层具有第一区以及第二区。单晶态III-V族化合物半导体层配置于第一区的第一含硅层上。非晶态III-V族化合物半导体层配置于第二区的第一含硅层上。第一元件配置于单晶态III-V族化合物半导体层上。第二元件配置于非晶态III-V族化合物半导体层上。

在本发明的一实施例中，上述的半导体元件中，单晶态III-V族化合物半导体层与非晶态III-V族化合物半导体层的组成相同且彼此接触。

在本发明的一实施例中，上述的半导体元件中，第一元件包括栅极、两块状物、源极以及漏极。两块状物位于栅极两侧。源极与漏极分别穿过该些块状物，其中该些块状物的材料包括三元化合物或四元化合物。

在本发明的一实施例中，上述的半导体元件还包括绝缘层以及第二含硅层。绝缘层配置于非晶态III-V族化合物半导体层上。第二含硅层配置于绝缘层上，其中第二元件配置于第二含硅层上。

在本发明的一实施例中，上述的半导体元件中，第一含硅层具有111晶面，而第二含硅层具有100晶面。