[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，通过于用以接置芯片的导线架上电镀形成多个凸部，以利于该导线架结合用于包覆该芯片的封装层，避免该封装层与该承载件之间发生脱层。

技术领域

本发明有关一种半导体封装制程，尤指一种导线架式的电子封装件及其制法。

背景技术

目前应用于芯片封装领域的技术繁多，例如传统以导线架(Lead Frame)作为芯片承载件的封装制程，通过将半导体芯片透过如凸块的导电元件电性连接至导线架的导脚后，再经由一封装树脂包覆该半导体芯片及导脚以形成一半导体封装件。

如图1所示，现有四方平面无引脚(Quad Flat No leads，简称QFN)型式的半导体封装件1，通过将半导体芯片11通过多个焊锡凸块110以覆晶方式接置于一导线架10上，再以封装胶体12包覆该半导体芯片11、导线架10及焊锡凸块110，之后进行切割，以令该导线架10的各导脚100的侧面(Side Surface)及底面(Bottom Surface)外露出该封装胶体12，并使各该导脚100的底面与该封装胶体12的底面齐平，故该些导脚100不会外伸突出该封装胶体12，因而该半导体封装件1得以减少其设于一印刷电路板(未图示)时所占用的面积。

然而，现有半导体封装件1于进行切割时，该些导脚100于切割过程中会承受较大的切削应力，造成该封装胶体12与该些导脚100产生脱层现象，严重影响制程信赖性。

此外，现有半导体封装件1配合微小化的需求而缩小该导线架10的尺寸，致使该封装胶体12与该些导脚100的结合性不足，故于后续热循环(Thermal Cycling)制程中，该封装胶体12与该些导脚100因两者的材质的热膨胀系数差异(CTE Mismatch)而容易使该封装胶体12与该些导脚100间的接合面发生脱层现象，导致该半导体封装件1会有水气入侵及气爆效应(Popcorn Effect)等问题，进而影响该半导体封装件1的可靠度。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，避免该封装层与该承载件之间发生脱层。

本发明的电子封装件，包括：承载件；多个凸部，其电镀形成于该承载件的表面上；电子元件，其结合于该承载件上；以及封装层，其形成于该承载件与该凸部上以包覆该电子元件，并透过该多个凸部结合该封装层与该承载件。

本发明还提供一种电子封装件的制法，包括：于一承载件的表面上电镀形成多个凸部；结合电子元件于该承载件上；以及形成封装层于该承载件与该凸部上，以包覆该电子元件，并透过该多个凸部结合该封装层与该承载件。

前述的制法中，于电镀形成该凸部后，对该承载件与该凸部进行放电解离。

前述的电子封装件及其制法中，该承载件为导线架。例如，该导线架包含第一导脚与第二导脚，且该第一导脚的宽度大于该第二导脚的宽度，故该凸部形成于该第一导脚上。

前述的电子封装件及其制法中，该凸部包含有柱体及形成于该柱体的端部上的球体，且该球体的宽度大于该端部的宽度。例如，该球体的宽度大于或等于该柱体的最大宽度；或者，该柱体与该承载件为一体成形。

前述的电子封装件及其制法中，于电镀形成该凸部前，粗糙化该承载件的表面。

由上可知，本发明的电子封装件及其制法中，主要通过该些凸部电镀形成于该承载件的表面上，以于进行切割作业时，该些凸部能将封装层锁固于承载件上，故相比于现有技术，本发明能避免该封装层与该承载件发生脱层的问题，因而能提升制程信赖性。