[发明专利]一种射频芯片封装结构

说明书

本发明实施例提供了一种射频芯片封装结构，涉及芯片封装领域。该射频芯片封装结构包括：在半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，并使至少一个第一被动元件与导电图案电连接，导电图案上表贴有至少一个第一射频芯片；且在半导体衬底的背离封装盖板的第二侧表面上设置有至少一个焊球，至少一个焊球通过过孔与至少一个第一被动元件和/或至少一个第一射频芯片电连接。本发明实施例提供的射频芯片封装结构，通过在半导体衬底上采用半导体制造工艺加工至少一个第一被动元件和导电图案，并采用表面贴装技术把至少一个第一射频芯片表贴在导电图案上，减小了射频芯片模块的封装尺寸。

技术领域

本发明实施例涉及芯片封装领域，尤其涉及一种射频芯片封装结构。

背景技术

随着科技的发展，电子设备逐渐向小型化发展，现有射频芯片模块通常比较大。

目前这些射频芯片模块大多采用已经封装好的射频芯片和大量电容电感等被动元件在印刷电路板上采用表面贴装技术表贴，封装完成后的结构尺寸很大，不利于电子设备的小型化。

针对上述问题，提供一种封装尺寸相对较小的射频芯片模块是有必要的。

发明内容

本发明实施例提供一种射频芯片封装结构，以实现提供一种封装尺寸相对较小的射频芯片模块。

本发明实施例提供了一种射频芯片封装结构，包括：相对设置的半导体衬底和封装盖板，所述半导体衬底和所述封装盖板之间采用密封圈进行密封，所述密封圈限定的半导体衬底表面区域为所述半导体衬底的第一侧表面的功能区，所述半导体衬底的功能区中形成有至少一个过孔；所述半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，所述至少一个第一被动元件与所述导电图案电连接；所述导电图案上表贴有至少一个第一射频芯片；所述半导体衬底的背离所述封装盖板的第二侧表面上设置有至少一个焊球，所述至少一个焊球通过所述过孔与至少一个所述第一被动元件和/或至少一个所述第一射频芯片电连接。

可选的，在上述射频芯片封装结构中，还包括：至少一个第一凹槽，形成于所述半导体衬底的第一侧表面的功能区中，所述第一凹槽中表贴有至少一个所述第一射频芯片。

可选的，在上述射频芯片封装结构中，还包括：至少一个贴片电容，所述贴片电容表贴在所述导电图案上且与所述导电图案电连接。

可选的，在上述射频芯片封装结构中，所述封装盖板、所述半导体衬底和所述密封圈围成的区域构成密封腔；所述密封圈包括半导体块；所述半导体块靠近所述密封腔的表面上加工有至少一个第二被动元件，和/或表贴有至少一个第二射频芯片。

可选的，在上述射频芯片封装结构中，所述半导体块的靠近所述密封腔的表面上形成有至少一个第二凹槽，所述第二凹槽中表贴有至少一个所述第二射频芯片。

可选的，在上述射频芯片封装结构中，所述密封圈还包括密封材料，所述半导体块通过所述密封材料与所述半导体衬底以及所述封装盖板密封连接。

可选的，在上述射频芯片封装结构中，所述密封材料为铜或铜锡。

可选的，在上述射频芯片封装结构中，所述封装盖板的组成材料与所述半导体衬底的组成材料相同；所述封装盖板靠近所述半导体衬底的表面上加工有至少一个第三被动元件，和/或表贴有至少一个第三射频芯片。

可选的，在上述射频芯片封装结构中，所述封装盖板的靠近所述半导体衬底的表面上形成有至少一个第三凹槽，所述第三凹槽中表贴有至少一个所述第三射频芯片。

可选的，在上述射频芯片封装结构中，所述封装盖板的靠近所述半导体衬底的表面上形成有第四凹槽。