[发明专利]一种基于芯片内部导线熔断原理的PUF方案及电路实现

说明书

技术领域：

本发明主要涉及电子装置唯一性认证技术领域，特指一种新型的在芯片内部实现的物理不可克隆函数（PUF）。利用芯片制造工艺的天然差异性，实现一种不可预测，不可复制，无人为干预的芯片“指纹”。

背景技术：

物理不可克隆函数（Physical Unclonable Function，简称PUF）最早由Pappu于2001年提出构思，旨在解决电子装置的唯一性身份认证问题。如每个人有不同的生物特征（如指纹，虹膜，嗓音等）作为身份识别的区别因素，电子装置也希望找到一种内在固有的，无人为干预的特征作为个体唯一性的区别，以实现电子装置的身份识别。

随着集成电路（Integrated Circuit，简称IC或芯片）技术的高速发展，基于芯片的PUF实现成为研究热点。通过利用芯片制造过程中不可避免的产生工艺偏差，从而可以获取一种唯一的、不可预测、不可复制的可能性。以此作为逻辑基础，经过必要的逻辑处理，形成单个芯片数字化的唯一身份特征信息。即使是芯片制造商，采用同样的制造设备，也无法完全重复实现完全一样的微观生产工艺条件，无法复制出两个身份特征信息完全一样的芯片，极大的提高了电子装置身份识别的安全级别。

近些年出现许多基于芯片的PUF电路结构。以电路延时差异性，以及不带复位控制的锁存器的初始值的不确定性原理为典型代表，实现诸如环路振荡器的频率特征，SRAM的初始状态特征的PUF结构等。此类PUF结构的缺点是稳定性差，芯片在不同电压、不同温度条件下，同一芯片可能会呈现出不同的特征，身份识别的唯一性较难保证。

需要一种仅对芯片制造工艺敏感，对芯片工作温度，电压等环境因素不敏感的PUF结构。以实现不同芯片在制造过程中可以获取唯一的、不同的特征信息，且此特征信息在芯片制造完成后就稳定存在，不受芯片工作环境的影响。

发明内容：

本发明的目的在于提供一种基于芯片内部导线熔断原理的新型PUF结构方案及其电路实现，以解决传统PUF对工作环境敏感而造成的不稳定性问题。

本发明为解决技术背景中描述的问题，所采用的技术方案实现：

一种基于芯片内部导线熔断原理的PUF方案及其具体电路实现。选择芯片内部具有正温系数材质，在芯片内部形成M（M大于等于1）组合适宽度、厚度及长度的电路连线，并在每组电路连线上选择N个位置（N大于等于2），将该N处位置刻意设计为比电路连线上其它位置处线宽尺寸更加细小，使得该N处位置的电阻比其它位置处更大。在电路连线两端加合适的电压，使得合适大小的电流从电路连线流过，使电路连线发热，较细的点处由于电阻较大发热较为严重，此处温度会较高，继而导致电阻进一步变大，发热更加严重，最终N处线宽尺寸较为细小位置中电阻相对较大的那一处被首先熔断，电路连线断路，不再有电流流过，电路连线其它位置保持连通性不变。利用芯片制造工艺的离散性，每颗芯片制造时M条电路连线上N乘M处尺寸较细小的位置的电阻的差异性呈随机分布。每条电路连线上熔断点的位置随机，且熔断后的连通状态相对稳定，表征了芯片本身的不可预测，不可复制独特性，实现了一种稳定可靠的物理不可克隆的函数基础。

所述的一种基于芯片内部导线熔断原理的PUF方案及电路实现，其特征在于：

如图1所示，利用芯片内部可以导电且具有正温系数（随温度升高电阻变大）的材质在芯片内部设计一条合适宽度、长度及厚度的可导电的电路连线（导线）。在电路连接线上找到合适的N处（N大于或等于2）位置，将这些位置点处的连线尺寸（宽度尺寸，或厚度尺寸，或宽度及厚度尺寸）设计成比连线其它位置更加细小。

在电路连线的两端施加合适的电压，使电路连线上有合适大小的电流流过，并使电路连线发热；由于N处细小尺寸位置局部电阻比其它位置要大，所以这些位置处温度相对其它位置更高；由于电路连线材质的正温系数特性，导致这些细小尺寸位置局部电阻进一步升高，以此形成一个正反馈。

通过为细小位置处选择合适的尺寸值，选择合适的导通电流，通过控制发热温度，最终可以将电路连线细小尺寸位置熔断；一条电路连线上N处细小尺寸位置呈串联关系，只要一处位置被高温熔断，则整条电路连线处于断开状态，则不会有电流再从电路连线流过。

由于芯片制造工艺不可避免的差异性，一条电路连线上N个细小位置尺寸不会完全相同，电流流过时发热温度也不相同，导致最终被熔断的位置是不可预测的，不可复现的，且一旦熔断后，状态受芯片工作环境因素小。