[发明专利]基板结构及其制法与电子封装件

说明书

一种基板结构及其制法与电子封装件，该基板结构于一基板本体的侧面与底面之间形成包含有多个转折面的钝化部，以分散该基板本体于封装制程中所产生的应力，由此避免该基板本体发生破裂。

技术领域

本发明有关一种半导体结构，尤指一种基板结构及其制法与电子封装件。

背景技术

目前应用于芯片封装领域的技术繁多，例如芯片尺寸封装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型封装模组，亦或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠模组，其中，主要利用覆晶封装制程技术以缩小封装结构面积且缩短讯号传递路径。

在覆晶封装制程中，由于芯片与封装基板的热膨胀系数的差异甚大，因此芯片外围的凸块无法与封装基板上对应的接点形成良好的接合，使得凸块可能自线路基板上剥离。另一方面，随着积体电路的积集度的增加，由于芯片与封装基板之间的热膨胀系数不匹配(mismatch)，其所产生的热应力(thermal stress)与翘曲(warpage)的现象也日渐严重，其结果将导致芯片与封装基板之间的电性连接可靠度(reliability)下降，并且造成信赖性测试的失败。

为了解决上述问题，业界遂提出了在芯片与封装基板间设置以半导体基材制作的中介板，利用半导体基材与芯片的材质接近，由此避免热膨胀系数不匹配所产生的问题。

如图1所示，将一半导体芯片13通过多个焊锡凸块130设于一硅中介板(ThroughSilicon interposer，简称TSI)12上，其中，该硅中介板12具有多个导电硅穿孔(Through-silicon via，简称TSV)120及电性连接该些导电硅穿孔120与该些焊锡凸块130的线路重布层(Redistribution layer，简称RDL)121，且该硅中介板12通过该些导电硅穿孔120上的多个导电元件110以结合至一封装基板11上，再以底胶10’包覆该些导电元件110与该些焊锡凸块130，并以封装胶体10包覆该半导体芯片13与该硅中介板12。

惟，前述半导体封装件1的封装制程中，于遭遇温度循环(temperature cycle)或应力变化时，如搬运、通过回焊炉、或经历落摔等制程或测试时，该半导体芯片13及该硅中介板12会在某些部位(如角落)形成较大的角落应力(Corner Stress)，导致该半导体芯片13及该硅中介板12会沿角落处发生破裂(Crack)(如图所示的破裂处k)，造成该硅中介板12或该半导体芯片13损坏、该硅中介板12无法有效电性连接该半导体芯片13、或无法通过可靠度测试等问题，致使产品的良率不佳。

此外，该半导体芯片13与该硅中介板12之间的填充底胶10’的空间较小，因而该半导体芯片13的边缘受到的应力较小，而该硅中介板12与该封装基板11之间的填充底胶10’的空间较大，致使该硅中介板12的边缘受到的应力较大，因而该硅中介板12更易于直角处会发生边缘破裂(如图所示的破裂处k)的问题，而导致产品可靠度不良。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种基板结构及其制法与电子封装件，以避免该基板本体发生破裂。

本发明的基板结构，包括：基板本体，其具有相对的第一表面与第二表面及邻接该第二表面的侧面，且该侧面与该第一表面之间形成有一包含多个转折面的钝化部；以及多个导电体，其结合至该基板。