[发明专利]三维半导体元件及其制造方法

说明书

本发明公开了一种三维半导体元件，包括：一基板，包括一阵列区域和邻近阵列区域的一阶梯区域，其中阶梯区域包括N个梯级，N为大于或等于1的整数；一叠层，具有多层结构叠置于该基板上，且多层结构包括有源层与绝缘层交错设置于基板上方，该叠层包括多个次叠层形成于基板上，这些次叠层与阶梯区域的N个梯级对应设置以分别形成接触区域，其中于接触区域中各次叠层的一最上层有源层包括一金属硅化物层；和多层结构连接器，分别位于对应的接触区域，且多层结构连接器系向下延伸以电性连接各个次叠层的金属硅化物层。

技术领域

本发明是有关于一种三维半导体元件及其制造方法，且特别是有关于一种具金属硅化物(silicide)的三维半导体元件及其制造方法。

背景技术

非易失性存储器元件在设计上有一个很大的特性是，当存储器元件失去或移除电源后仍能保存数据状态的完整性。目前业界已有许多不同型态的非易失性存储器元件被提出。不过相关业者仍不断研发新的设计或是结合现有技术，进行含存储单元的存储器平面的叠层以达到具有更高储存容量的存储器结构。例如已有一些多层薄膜晶体管叠层的与非门(NAND)型闪存结构被提出。相关业者已经提出各种不同结构的三维存储器元件，例如具单栅极(Single-Gate)的存储单元、双栅极(double gate)的存储单元，和环绕式栅极(surrounding gate)的存储单元等三维半导体元件。

相关设计者无不期望可以构建出一三维半导体结构，不仅具有许多层叠层平面(存储器层)而达到更高的储存容量，更具有优异的电子特性(例如具有良好的数据保存可靠性和操作速度)，使存储器可以被稳定和快速的如进行擦除和编程等操作。一般而言，传统三维半导体元件会在阶梯区域(staircase area)沉积一刻蚀停止层(例如氮化硅层)覆盖接触区域的次叠层的多层结构(multi-layers)，使对应各接触区域的所有接触孔都能一致地停在刻蚀停止层上。之后，所有的接触孔同步穿过刻蚀停止层而到达其对应的有源层(例如多晶硅层)上。然而，由于刻蚀停止层的形成会影响接触降落窗口(contact landingwindows)。若在发展一三维半导体元件时需要形成更多对的氧化层-多晶硅层(即常称之OP层)叠层，则需要形成更厚的刻蚀停止层，则此更厚的刻蚀停止层的形成会对接触降落窗口造成更大的不良影响。再者，在缩小三维半导体元件尺寸时，刻蚀停止层的存在会留下更少的空间给接触降落窗口，这对于工艺和结构都会造成问题。

发明内容

本发明系有关于一种三维半导体元件及其制造方法。根据实施例的三维半导体元件，通过形成金属硅化物(silicide)可大幅增加接触降落窗口(contact landingwindows)。

根据实施例，系提出一种三维半导体元件，包括：一基板，包括一阵列区域(arrayarea)和邻近阵列区域的一阶梯区域(staircase area)，其中阶梯区域包括N个梯级(Nsteps)，N为大于或等于1的整数；一叠层，具有多层结构(multi-layers)叠置于该基板上，且多层结构包括有源层与绝缘层交错设置于基板上方，该叠层包括多个次叠层(sub-stacks)形成于基板上，这些次叠层与阶梯区域的N个梯级对应设置以分别形成接触区域(contact regions)，其中于接触区域中各次叠层的一最上层有源层(an uppermostactive layer)包括一金属硅化物层(silicide layer)；和多层结构连接器(multilayeredconnectors)，分别位于对应的接触区域，且多层结构连接器系向下延伸以电性连接各个次叠层的金属硅化物层。