[发明专利]在硅基材上形成III‑V族半导体层的方法

说明书

技术领域

本揭露是关于一种III-V族半导体层、III-V族半导体装置，例如环绕式栅极场效应晶体管，及其制造方法，特别是关于III-V族半导体层直接长在硅基材上的装置，以用于电子、光学、光电及磁性装置。

背景技术

整合硅基材上的III-V族半导体为活跃的研究领域已长达30年。已有多种探讨中的方法，包含容纳介于硅基材及III-V族层间的晶格不匹配的缓冲层的成长、绝缘层上覆硅(Si-on-insulator，SOI)、磊晶转换方法、磊晶侧向过生长、在被图案化基材上的选择性磊晶及深宽比补获(aspect-ratio-trapping，ART)技术。然而，缺陷的显著程度、高成本及复杂的整合方案已阻碍大规模商业化的效力。

发明内容

根据本揭露的一态样，在硅基材上形成III-V族半导体层的方法中，在第一温度下加热基材时，提供包括V族元素的第一来源气体至硅基材的表面，借以将硅表面端接V族元素。接着，在第二温度下加热基材时，提供包括III族元素的第二来源气体至硅基材的表面，借以直接形成成核层在硅基材的表面上。在成核层形成之后，停止提供第二来源气体，且在提供第一来源气体时，在第三温度下退火基材，借以形成晶种层。在退火基材之后，当在第四温度下加热基材时，提供第二来源气体，借以在晶种层上形成主体III-V族半导体层。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1A及图1B是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示图；

图2是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图3是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图4A是绘示根据本揭露一实施例的清洗基材表面的方法的流程图；

图4B是绘示清洗及沉积腔室的例示图；

图5是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图6是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图7是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图8是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图9是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图10是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；

图11A及图11B是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；图11A是对应于沿着图1B的X-X的剖面图，而图11B是对应于沿着图1B的Y-Y的剖面图；

图12A及图12B是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；图12A是对应于沿着图1B的X-X的剖面图，而图12B是对应于沿着图1B的Y-Y的剖面图；

图13A及图13B是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；图13A是对应于沿着图1B的X-X的剖面图，而图13B是对应于沿着图1B的Y-Y的剖面图；

图14A及图14B是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；图14A是对应于沿着图1B的X-X的剖面图，而图14B是对应于沿着图1B的Y-Y的剖面图；

图15A及图15B是绘示根据本揭露一实施例的一种III-V族半导体场效晶体管装置的制造方法中各步骤中的一者的例示剖面图；图15A是对应于沿着图1B的X-X的剖面图，而图15B是对应于沿着图1B的Y-Y的剖面图；