[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：在第一N区、第二N区、第一P区以及第二P区的基底上形成栅介质层以及位于栅介质层上的第一功函数层；对第一P区的第一功函数层下方的栅介质层进行还原处理，增加所述第一P区的栅介质层内的氧空位含量；在进行所述还原处理之后，在所述第一P区和第二P区的第一功函数层上形成第二功函数层；在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层；在所述第一N区的第一功函数层上、以及所述第三功函数层上形成N型功函数层。本发明降低了半导体结构形成工艺复杂性，节约了工艺步骤，减少了半导体结构所需的功函数层层数。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体结构的漏电流。

尽管高k金属栅极的引入能够在一定程度上改善半导体结构的电学性能，但是现有技术形成的半导体结构工艺复杂，半导体结构所需的功函数层的层数多，不利于提高形成的半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，减少功函数层的层数，从而改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成第一N型器件的第一N区、用于形成第二N型器件的第二N区、用于形成第一P型器件的第一P区以及用于形成第二P型器件的第二P区，且所述第一N型器件的阈值电压小于第二N型器件的阈值电压，第一P型器件的阈值电压大于第二P型器件的阈值电压；在所述第一N区、第二N区、第一P区以及第二P区的基底上形成栅介质层以及位于所述栅介质层上的第一功函数层；对所述第一P区的第一功函数层下方的栅介质层进行还原处理，增加所述第一P区的栅介质层内的氧空位含量；在进行所述还原处理之后，在所述第一P区和第二P区的第一功函数层上形成第二功函数层；在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层；在所述第一N区的第一功函数层上、以及所述第三功函数层上形成N型功函数层。

可选的，所述还原处理的方法包括：在还原性气体氛围下进行退火工艺。

可选的，所述还原性气体包括H₂、N₂、CO或者H₂S中的一种或多种。

可选的，所述还原处理的处理温度在200℃～700℃范围内。

可选的，所述还原处理的方法包括：采用氢等离子体对所述第一P区的栅介质层进行等离子体处理。

可选的，所述等离子体处理的工艺参数包括：采用的功率在10W～100W范围内。

可选的，在进行所述还原处理之前，还包括，在所述第一N区、第二N区和第二P区的第一功函数层上形成掩膜层；在进行所述还原处理之后，去除所述掩膜层。

可选的，所述掩膜层的材料为非晶硅。