[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，方法包括：提供衬底，所述衬底包括隔离区以及分别位于所述隔离区两侧的第一器件区和第二器件区；在所述隔离区衬底中形成隔离结构；在所述第一器件区衬底中形成第一掺杂区，所述第一掺杂区距离所述隔离区最远的边为第一边；在所述第二器件区衬底中形成第二掺杂区，所述第二掺杂区距离所述隔离区最远的边为第二边；在所述隔离结构之间的衬底中形成电连接掺杂层，所述电连接掺杂层连接所述第一掺杂区与第二掺杂区；形成与所述电连接掺杂层电连接的插塞，所述插塞到所述第一边和第二边的距离不相等。所述形成方法能够增加所形成半导体结构的工艺稳定性，改善所形成半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展。

快闪存储器(Flash memory)又称闪存，已经成为非挥发性存储器的主流存储器。闪存的主要特点是在不加电的情况下能够长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，在微机和自动化控制领域得到了广泛的应用。

闪存的广泛应用也给存储器形成工艺的稳定性提出了更高的要求。随着半导体器件的不断缩小，半导体技术对闪存中各结构的尺寸和位置的精度要求也越来越高，从而导致闪存形成工艺的稳定性较差。

由此可见，现有的半导体结构的形成方法存在工艺稳定性差，工艺窗口小的缺点。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够增加半导体结构的形成工艺稳定性，增加所形成半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：隔离区以及分别位于所述隔离区两侧的第一器件区和第二器件区；在所述隔离区衬底中形成隔离结构；在所述第一器件区衬底中形成第一掺杂区，所述第一掺杂区距离所述隔离区最远的边为第一边；在所述第二器件区衬底中形成第二掺杂区，所述第二掺杂区距离所述隔离区最远的边为第二边；在所述隔离结构之间的衬底中形成电连接掺杂层，所述电连接掺杂层连接所述第一掺杂区与第二掺杂区；形成与所述电连接掺杂层电连接的插塞，所述插塞到所述第一边和第二边的距离不相等。

可选的，形成所述第一掺杂区和第二掺杂区之前，还包括：形成横跨所述隔离区隔离结构、第一器件区衬底和第二器件区衬底的第一栅极结构，以及横跨所述隔离区隔离结构、第一器件区衬底和第二器件区衬底的第二栅极结构，所述第一掺杂区位于所述第一栅极结构和第二栅极结构之间的衬底中，所述第二掺杂区位于所述第一栅极结构和第二栅极结构之间的衬底中。

可选的，形成所述第一掺杂区、第二掺杂区和所述电连接掺杂层的步骤包括：形成所述第一栅极结构和第二栅极结构之后，对所述第一器件区、第二器件区和隔离区域衬底进行离子注入。

可选的，形成所述插塞的步骤包括：形成覆盖所述第一掺杂区、第二掺杂区、隔离结构和电连接掺杂层的介质层；在所述介质层中形成接触孔，所述接触孔贯穿所述介质层，所述接触孔到第一边和第二边的距离不相等；在所述介质层中形成所述插塞。

可选的，形成所述隔离结构的步骤包括：对所述衬底进行图形化，在所述隔离区衬底中形成第一隔离沟槽和第二隔离沟槽，所述第一隔离沟槽与所述第二隔离沟槽之间的衬底两端分别连接所述第一区域和第二区域衬底；在所述第一隔离沟槽和第二隔离沟槽中形成隔离结构。