[发明专利]采用模制中介层的晶圆级封装

说明书

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种采用模制中介层的晶圆级封装(wafer level package,WLP)，其中集成无源器件被埋设在模制中介层中。

背景技术

2.5D半导体封装，例如CoWoS(Chip-On-Wafer-On-Substrate)技术是本领域所已知的，CoWoS技术通常使用穿硅通孔(TSV)技术将多个芯片结合至单一装置中。

此架构提供了更高密度的互连、降低整体互连长度以及减轻相关的电阻电容负载，从而在更小的形状因子上提高性能及减少功耗。

由于有TSV的中介层衬底的工艺较为复杂，所以TSV硅中介层通常较昂贵。因此，对于某些应用可能不适合形成包括TSV中介层的WLP产品。

此外，2.5D半导体封装在TSV硅中介层上并排放置多个芯片。例如电容或电阻等无源器件可被设置在安装芯片的同一表面上。这种布置导致TSV中介层具有较大表面积。然而，实际应用上通常希望能缩减中介层的尺寸。

发明内容

本发明提供一种具有较小尺寸的模制中介层，以及使用此模制中介层的半导体封装。

本发明一方面，提出一种模制中介层，包含：一第一模塑料层，具有一第一面及一相对于第一面的第二面；一第一重分布层结构，设在第一面上；一第二重分布层结构，设在第二面上；多个金属插塞，埋设在第一模塑料层中，以电连接第一重分布层结构与第二重分布层结构；以及一无源器件，埋设在第一模塑料层中，其中无源器件经由多个连接件电连接第一重分布层结构。

本发明另一方面，提出一种半导体封装，包含上述的模制中介层以及至少一半导体芯片，设置在模制中介层的第一重分布层结构上。半导体芯片被一第二模塑料层模封包覆。第一模塑料层与第二模塑料层具有不同组成。

本发明另一方面，提出一种制造半导体封装的方法。首先，提供一第一载板；然后，在第一载板上形成一第一重分布层结构；再在第一重分布层结构上形成一模板层，接着在模板层中形成多个导孔；之后，分别在多个导孔中形成金属插塞；随后移除模板层；然后，在第一重分布层结构上设置一无源器件；再将无源器件与金属插塞模封包覆在一第一模塑料层中；接着抛光第一模塑料层，显露出金属插塞；之后，在第一模塑料层上形成一第二重分布层结构；随后，在第二重分布层结构上形成多个锡球；最后，在第一重分布层结构上设置一半导体芯片。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

附图包括对本发明的实施例提供进一步的理解，及被并入且构成说明书中的一部份。附图说明一些本发明的实施例，并与说明书一起用于解释其原理。

图1至图13是根据本发明的实施例所绘示的制造具有模制中介层的晶圆级封装的示例性方法。

图14至图20是根据本发明的另一实施例所绘示的制造具有模制中介层的晶圆级封装的示例性方法。

图21绘示包含虚设金属插塞的金属插塞，其具有比非虚设金属插塞更大的通孔直径。

其中，附图标记说明如下：

300 载板

310 钝化层

410 重分布层(RDL)结构

412 介电层

414 金属层

418 接触垫

419 接触垫

500 模板层

501 导孔

501a 虚设导孔

510 金属插塞

510a 虚设金属插塞

418a 虚设焊垫

602 区域

603 区域

612 无源器件

613 无源器件

614 连接件

615 连接件

550 模塑料

710 重分布层(RDL)结构

712 介电层

714 金属层

714a 虚设金属层

810 锡球

802 防焊层

100 模制中介层

11 半导体芯片

12 半导体芯片

101 晶圆级封装

560 模塑料

10 芯片封装

510’ 虚设金属插塞

具体实施方式