[发明专利]具有超晶格结构的半导体晶体管

说明书

根据本发明提出一种晶体管(1)，其包括：第一掺杂类型的衬底(2)；所述衬底(2)上方的、所述第一掺杂类型的外延层(3)；所述外延层(3)上方的、与所述第一掺杂类型不同的第二掺杂类型的通道层(4)；所述通道层(4)中的多个沟槽(8)，所述沟槽具有位于所述沟槽(8)内部的栅电极(9)并且由所述通道层(4)上方的、所述第一掺杂类型的源极连接端(6)包围；布置在所述栅电极(9)下方的、所述第二掺杂类型的多个屏蔽区域(7)。根据本发明，所述屏蔽区域(7)在所述沟槽(8)下方彼此形成所述屏蔽区域(7)的复合体，并且为了接通，将多个屏蔽区域(7)共同引至用于所述屏蔽区域的连接端(19)。

技术领域

本发明涉及一种晶体管，其具有多个沟槽(栅电极位于该沟槽中)并且具有用于阻挡高电场的彼此连接的屏蔽区域。

背景技术

根据目前的现有技术，功率晶体管通过单元场(Zellfeld)中的单个单元的并联连接制成。这些单个单元全部相同，以便确保安全的并联运行。目前，仅在晶体管的边缘区域内、即仅在单元场与边缘结构之间或在单元场与栅极连接端/栅极浇道之间采用部分修改的单元结构。功率晶体管的进行载流的单个单元的数量目前是几千个。

在此，经常使用沟槽型MOSFET，其通常具有低导通电阻并且因此具有低导通损耗。在沟槽型MOSFET的情况下，栅电极处于沟槽内，该栅电极通过栅极绝缘体(大多是栅极氧化物)与周围环境绝缘。在此，在沟槽型MOSFET的情况下应该确保，栅极氧化物上的电场应保持在一定范围内，因为否则会导致不期望的漏电流或甚至损坏栅极氧化物。

为确保安全运行，已经发现解决方案，其旨在：在npn层序列的情况下，借助p掺杂区域或有效p掺杂区域、例如借助所谓的p型泡状物(p-bubbles)来降低沟槽附近的电场。在Takaya等人的《Proceedings of the 19th International Symposium on PowerSemiconductor Devices&ICs》(第197-200页(2007年))中，针对硅基沟槽型MOSFET，这种p区域被引入到栅极沟槽下方，然而是浮动实施地，也就是说p区域不具有限定的电压电位。在Nakamura等人的《2011IEEE International Electron Devices Meeting》(第26.5.1-26.5.3页(2011年))中，提出一种基于碳化硅(SiC)的沟槽型MOSFET，其中，用于场屏蔽的p区域布置在沟槽旁边，并且与Takaya等人的《Proceedings of the 19th InternationalSymposium on Power Semiconductor Devices&ICs》(第197-200页(2007年))不同，该p区域借助金属化部连接到源极电位上。对于基于碳化硅(SiC)的构件来说，这种连接端是强制性需要的，因为否则由于少数载流子的浓度与硅(Si)相比低几个数量级，所以这些p区域在被清空之后需要很长世间来重新被填充，因此开关特性显著变差。在EP2091083A2中阐述用于实现碳化硅沟槽型MOSFET的另一可能性(图1)。在此，用于场屏蔽的p区域相对于沟槽线正交地延伸。例如在Takaya等人的《Proceedings of the 19th International Symposiumon Power Semiconductor Devices&ICs》(第197-200页(2007年))的情况下，接通直接发生在每个沟槽处。在US 2011/0121316A1中例如公开另一变型方案(图1)。在此，与在Takaya等人的《Proceedings of the 19th International Symposium on Power SemiconductorDevices&ICs》(第197-200页(2007年))中的情况类似，用于屏蔽电场的p区域处于栅极沟槽旁边。这些p区域的接通同样发生在每个单元中。