[发明专利]具有超晶格结构的半导体晶体管

权利要求书

1.一种晶体管(1)，其包括：

第一掺杂类型的衬底(2)；

所述衬底(2)上方的、所述第一掺杂类型的外延层(3)；

所述外延层(3)上方的、第二掺杂类型的通道层(4)，所述第二掺杂类型与所述第一掺杂类型不同；

所述通道层(4)中的多个沟槽(8)，所述沟槽具有位于所述沟槽(8)内部的栅电极(9)并且由所述通道层(4)上方的、所述第一掺杂类型的源极连接端(6)包围；

布置在所述栅电极(9)下方的、所述第二掺杂类型的多个屏蔽区域(7)；

其特征在于，

所述屏蔽区域(7)在所述沟槽(8)下方彼此形成所述屏蔽区域的复合体(30)，并且为了接通，多个屏蔽区域(7)被共同引至用于所述屏蔽区域的连接端(19)。

2.根据权利要求1所述的晶体管(1)，其中，所述屏蔽区域(7)直接布置在所述沟槽(8)下方。

3.根据以上权利要求1或2所述的晶体管(1)，其中，所述屏蔽区域(7)作为最下层被引入所述沟槽(8)内部并且通过第一绝缘层(11)与所述栅电极(9)绝缘。

4.根据以上权利要求中任一项所述的晶体管(1)，其中，晶格由第一单元(40)构成，所述第一单元由用于接通所述通道层(4)的所述第二掺杂类型的沟道连接端(5)以及包围所述沟道连接端(5)的源极连接端(6)构成，其中，所述第一单元(40)由沟槽(8)包围，其中，所述晶格具有空隙，所述第二单元(50)被引入所述空隙中，所述第二单元为了接通所述屏蔽区域的复合体(30)而具有用于所述屏蔽区域的连接端(19)。

5.根据权利要求4所述的晶体管(1)，其中，所述第二单元(50)自身在所述第一单元(40)的晶格内部形成晶格(60)。

6.根据以上权利要求4或5所述的晶体管(1)，其中，所述第二单元(50)具有与源极短接的二极管连接端(17)，由此提供并联连接的集成二极管。

7.根据以上权利要求4至6中任一项所述的晶体管(1)，其中，所述第二单元(50)的数量小于所述第一单元(40)的数量，和/或所述屏蔽区域(7)的连接端(19)的数量小于所述沟道连接端(5)的数量。

8.根据以上权利要求4至7中任一项所述的晶体管(1)，其中，所述第二单元(50)比所述第一单元(40)具有更大面积。

9.根据以上权利要求4至8中任一项所述的晶体管(1)，其中，所述第二单元(50)的面积份额小于所述晶体管(1)的总面积的30％、优选小于10％。

10.根据以上权利要求4至9中任一项所述的晶体管(1)，其中，所述第二单元(50)和/或所述第一单元(40)三角形地、矩形地、正方形地、五边形地、六边形地、圆形地或线形地构造。

11.一种晶体管(1)，其中，所述晶体管(1)是沟槽型MOSFET晶体管。