[实用新型]一种可靠性高的封装体

说明书

技术领域

本实用新型涉及半导体封装领域，尤其涉及一种可靠性高的封装体。

背景技术

在半导体封装中，粘贴芯片后，导电焊料在基板表面会存在溢出。参见图1所示，芯片10通过导电焊料13粘贴在基板11的金属层12上，导电焊料13(例如，银浆)会从芯片10与金属层12的粘贴处溢出，其溢出范围大约在200～300微米。目前有一些小尺寸的封装结构，封装体积小却需要塑封一颗大芯片或几颗较大芯片，这使得芯片外侧与封装边缘距离较近。如图1所示，在一些半导体封装中，芯片外侧与封装边缘的距离仅为250微米，导致导电焊料很容易溢出到封装边缘，甚至从封装体中漏出。在后续切割操作时，上述封装结构易露出银浆，由此会引发较为严重的可靠性问题，且也易在做可靠性测试时出现分层或失效。同时，由于芯片底部是有背金，需要导电，且对导电性要求较高，无法用薄膜(film)等导电性性差的粘结剂作为黏晶材料，且底部必须有金属导通。

因此，需要设法管控导电焊料的溢出范围，以在小尺寸的封装结构中塑封相对较大的芯片。

实用新型内容

本实用新型所要解决的技术问题是，提供一种可靠性高的封装体，其能够在立面上增加了溢胶空间，有效避免导电焊料横向溢出，提高封装体的可靠性。

为了解决上述问题，本实用新型提供了一种可靠性高的封装体，包括基板、设置在所述基板表面的金属层及通过导电焊料粘贴在所述金属层上的芯片，所述金属层表面具有图形化的沟槽，以限制所述导电焊料的流动。

进一步，所述沟槽贯穿所述金属层。所述图形化的沟槽由多个子图形排列形成。多个所述子图形排列成矩阵，以形成图形化的沟槽。多个所述子图形均匀分布，以形成图形化的沟槽。每一子图形为矩形、圆形或叉形凹槽。所述图形化的沟槽为回型结构。所述导电焊料为导电银浆。所述芯片朝向所述基板的表面具有金属层，所述导电焊料连接所述芯片的金属层及所述基板表面的金属层。

本实用新型的优点在于，在基板的金属层的表面设置图形化的沟槽，所述沟槽可容纳导电焊料，进而在立面上增加了溢胶空间，有效避免导电焊料横向溢出，且沟槽会阻碍导电焊料的流动，导电焊料横向溢出的距离大大减小，从而提高封装体的可靠性。

附图说明

图1现有的封装结构的结构示意图；

图2是本实用新型封装体的结构示意图；

图3是本实用新型封装体的沟槽的形状示意图；

图4是本实用新型封装体的沟槽的另一形状示意图；

图5是本实用新型封装体的沟槽的另一形状示意图。

具体实施方式

下面结合附图对本实用新型提供的一种可靠性高的封装体的具体实施方式做详细说明。

参见图2所示，本实用新型可靠性高的封装体包括基板20、设置在所述基板20表面的金属层21及通过导电焊料22粘贴在所述金属层21上的芯片23。为了清楚描述本实用新型技术方案，全文以封装体封装一个芯片为例进行说明，当然，本实用新型并不限于此。

优选地，所述导电焊料可以为导电银奖等本领域技术人员熟知的导电焊料，所述芯片23朝向所述基板20的表面具有金属层25，所述导电焊料22连接所述芯片的金属层25及所述基板20表面的金属层21。

参见图2及图3所示，所述金属层21表面具有图形化的沟槽24，以限制所述导电焊料22的流动。其优点在于，图形化的沟槽24可容纳导电焊料，进而在立面上增加了溢胶空间，有效避免导电焊料横向溢出，且沟槽24会阻碍导电焊料22的流动，导电焊料横向溢出的距离大大减小，从而提高封装体的可靠性。

优选地，所述沟槽24可贯穿所述金属层21或者不贯穿所述金属层21。例如，对于导电性要求较高的封装体或者导电焊料22用量少的封装体，其沟槽24可不贯穿金属层21，对于其他类型的封装体，所述沟槽24可贯穿所述金属层21。参见图2所示，在本具体实施方式中，所述凹槽24贯穿所述金属层21。

优选地，所述沟槽24的图形可多种多样，只要满足本实用新型的目的即可。参见图3所示，在本具体实施方式中，所述沟槽24为回形结构。所述沟槽24边缘至所述金属层21的边缘的距离W可根据芯片的大小进行调整，进一步限制导电焊料横向溢出的距离。优选地，所述沟槽24的图形应均匀或近似均匀地分布，以使导电焊料22在金属层21表面均匀分布，提高可靠性。