[发明专利]测试结构及利用该测试结构监测探针针痕偏移的方法

说明书

本发明涉及集成电路测试技术领域，尤其涉及一种测试结构及利用该测试结构监测探针针痕偏移的方法。本发明的测试结构在常规的WAT(晶圆可接受测试)中引入一条新的测试结构，其金属焊盘数目N(N>＝4)与要监测的探针卡针脚数目一致，通过在每个金属焊盘下面放置一个有源器件，将N(N>＝4)个有源器件的栅极、源极、漏极和衬底并联起来分别接入4个不同的焊盘，通过量测焊盘下面不同位置的有源器件的饱和电流，实现实时监测探针针脚的偏移情况。

技术领域

本发明涉及集成电路测试技术领域，尤其涉及一种测试结构及利用该测试结构监测探针针痕偏移的方法。

背景技术

随着对集成电路低单位面积成本的追求和特殊功能结构的需要，逐渐出现了CUP(circuit under pad，即在焊盘下放置电路)结构设计。该结构设计是将MOS晶体管等有源器件放置于焊盘(bond pad)下以达到节省面积的目的，常见的做法例如将ESD电路(即静电防护电路)放置于IO pad(即输入输出垫)下以提高芯片集成度。对于这种结构，由于测试时扎针或者键合产生的应力，很容易引起CUP的电性参数(如阈值电压、饱和漏电流)漂移，故会导致测试稳定性变差。

对于WAT(晶圆可接收测试)，为了精确测量MOS晶体管的电性参数，需要尽量避免CUP结构带来的不可预知的误差。其中最重要的一点，是需要监测WAT扎针针痕位置，避免针痕偏移而引起的测试问题。

目前还没有实时监测WAT针痕偏移的相关设计。所有的针痕位置的检查均由人工操作完成，存在人为判断差异，没有系统管控，不能及时发现问题。

发明内容

鉴于上述技术问题，本发明提出一种测试结构及利用该测试结构监测探针针痕偏移的方法，用来实时监测WAT过程中探针针脚偏移情况，降低人工管控所存在的风险。

本发明解决上述技术问题的主要技术方案为：

一种测试结构，应用于晶圆可接收测试，所述测试结构设置于晶圆中，所述晶圆包括多层金属层，所述测试结构包括多个金属焊盘和多个有源器件，每个所述金属焊盘下方对应设置一个所述有源器件，以形成CUP结构；其中，

所有的所述CUP结构中所述有源器件的栅极通过第一连接线路并联接入一第一焊盘，源极通过第二连接线路并联接入一第二焊盘，漏极通过第三连接线路并联接入一第三焊盘，衬底通过第四连接线路并联接入一第四焊盘。

优选的，上述的测试结构，其中，所述金属焊盘的个数大于等于四，以使形成的所述CUP结构的个数大于等于四。

优选的，上述的测试结构，其中，所述有源器件为MOS晶体管。

优选的，上述的测试结构，其中，所有的所述CUP结构的金属布线设置于所述晶圆的同一金属层中；或者

所有的所述CUP结构的金属布线分散设置于所述晶圆的两层或两层以上不同的金属层中。

优选的，上述的测试结构，其中，所述第一焊盘至所述第四焊盘设置于所述晶圆的顶层金属层上，所述第一连接线路至所述第四连接线路通过所述CUP结构的金属布线与所述晶圆的各金属层连接形成。

优选的，上述的测试结构，其中，所述金属焊盘的材质为铝；和/或

所述第一焊盘至所述第四焊盘的材质为铝。

本发明还提供一种监测探针针痕偏移的方法，其中，基于上述的测试结构，所述方法包括：

提供一探针卡，所述探针卡上设置有多个探针；

将所述探针与所述第一至第四焊盘接触，以量测并联的所述有源器件的饱和电流；

将一监测统计单元与所述多个探针连接，当所述监测统计单元接收到的所述饱和电流小于阈值时，判断所述探针发生偏移。