[发明专利]一种半导体器件及其制造方法有效
| 申请号： | 201611130661.1 | 申请日： | 2016-12-09 |
| 公开（公告）号： | CN108615731B | 公开（公告）日： | 2022-02-08 |
| 发明（设计）人： | 韩秋华;吴端毅 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L27/092 | 分类号： | H01L27/092;H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括PMOS区和NMOS区，所述PMOS区和NMOS区上形成有栅极结构；
在所述半导体衬底和所述栅极结构上沉积第一硬掩膜层，并在所述第一硬掩膜层上沉积第二硬掩膜层；
在所述第二硬掩膜层上形成图案化的光刻胶层，所述光刻胶层的窗口暴露所述PMOS区的位置；
以所述图案化的光刻胶层为掩膜执行干法刻蚀，以去除位于所述PMOS区的第二硬掩膜层；
执行灰化工艺，以去除所述光刻胶层；
以所述NMOS区的所述第二硬掩膜层为掩膜刻蚀位于PMOS区的第一硬掩膜层，以在PMOS区栅极结构侧壁上形成硬掩膜侧墙；
以剩余的第一硬掩膜层及第二硬掩膜层为掩膜刻蚀所述PMOS区暴露的半导体衬底，以形成凹槽；
在所述凹槽中形成嵌入式锗硅层。
2.根据权利要求1所述的方法，其特征在于，所述第一硬掩膜层为氮化硅层。
3.根据权利要求2所述的方法，其特征在于，所述第一硬掩膜层的厚度为5-20nm。
4.根据权利要求1所述的方法，其特征在于，所述第二硬掩膜层为氧化物层。
5.根据权利要求4所述的方法，其特征在于，所述第二硬掩膜层的厚度为5-10nm。
6.根据权利要求1所述的方法，其特征在于，形成所述凹槽的方法包括：
使用干法刻蚀在半导体衬底中形成碗状凹槽；以及
使用湿法刻蚀扩展蚀刻所述碗状凹槽以形成∑状凹槽。
7.根据权利要求6所述的方法，其特征在于，所述湿法刻蚀的刻蚀剂为TMAH。
8.根据权利要求1所述的方法，其特征在于，在所述凹槽中形成嵌入式锗硅层之后还包括在所述PMOS区和NMOS区的栅极结构侧壁上形成主侧墙的步骤。
9.根据权利要求8所述的方法，其特征在于，形成所述主侧墙的步骤之后还包括执行源/漏离子注入的步骤。
10.一种半导体器件，其特征在于，所述半导体器件采用权利要求1-9中任一项所述的方法制成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611130661.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：开关器件
- 下一篇：半导体元件及其制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
