[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展，晶体管的栅极尺寸越来越小，使栅极对沟道电流的控制能力变弱，容易产生短沟道效应，造成漏电流问题，进而影响半导体器件的电学性能。

在半导体技术中，为了减小晶体管的漏电流，通常通过外延生长工艺在栅极结构两侧的衬底中形成掺杂区。所述掺杂区的晶格常数与所述衬底的晶格常数不同，能够为沟道提供应力，从而减小半导体结构的短沟道效应。不同半导体器件的掺杂区之间具有隔离结构，所述隔离结构用于实现不同半导体结构之间的电绝缘。

由此可见，所述半导体结构存在漏电流较大的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够降低半导体结构的漏电流。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：相邻的器件区和隔离区；在所述隔离区衬底中形成隔离结构；在所述器件区形成半导体器件，所述半导体器件包括：掺杂区，所述掺杂区邻近所述隔离结构，所述隔离结构暴露出所述掺杂区部分侧壁表面；形成覆盖所述掺杂区部分侧壁的抗金属化层；形成所述抗金属化层之后，进行金属化处理，在所述掺杂区顶部表面形成金属化物。

可选的，所述抗金属化层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种组合。

可选的，所述抗金属化层的厚度为50埃～500埃。

可选的，形成所述抗金属化层的步骤包括：在所述隔离结构和所述掺杂区表面形成初始抗金属化层；去除所述掺杂区顶部表面的初始抗金属化层，保留所述掺杂区部分侧壁表面和所述隔离结构顶部表面的初始抗金属化层。

可选的，形成初始抗金属化层的工艺包括：化学气相沉积工艺或物理气相沉积工艺。

可选的，去除所述掺杂区顶部表面的初始抗金属化层的步骤包括：在所述隔离结构上的初始抗金属化层上形成光刻胶，所述光刻胶暴露出掺杂区顶部上的初始抗金属化层；刻蚀去除所述掺杂区顶部上的初始抗金属化层。

可选的，去除所述掺杂区顶部表面的初始抗金属化层的工艺包括：干法刻蚀、湿法刻蚀或干法和湿法刻蚀的共同应用。

可选的，所述半导体器件还包括：位于衬底上的栅极结构；所述掺杂区分别位于所述栅极结构两侧器件区衬底中。

可选的，形成所述抗金属化层的步骤包括：在所述栅极结构、掺杂区和隔离结构表面形成初始抗金属化层；去除所述栅极结构顶部表面的初始抗金属化层；去除掺杂区顶部表面的初始抗金属化层，保留掺杂区部分侧壁表面的初始抗金属化层。

可选的，去除所述栅极结构顶部表面的初始抗金属化层的步骤包括：在所述栅极结构之间的初始抗金属化层上形成牺牲层，所述牺牲层暴露出所述栅极结构顶部表面的初始抗金属化层；以所述牺牲层为掩膜，刻蚀去除所述栅极结构顶部表面的初始抗金属化层。

可选的，所述牺牲层的材料为有机材料。

可选的，形成牺牲层的工艺包括：流体化学气相沉积工艺、喷涂或旋涂。

可选的，所述金属化处理的步骤包括：在所述掺杂区表面和所述抗金属化层表面形成金属层，所述金属层与部分所述掺杂区发生反应，形成金属化物；去除所述抗金属化层表面的金属层。

相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括：相邻的器件区和隔离区；位于所述隔离区衬底中的隔离结构；位于所述器件区的半导体器件，所述半导体器件包括：掺杂区，所述掺杂区邻近所述隔离结构，所述隔离结构暴露出所述掺杂区部分侧壁表面；覆盖所述掺杂区部分侧壁的抗金属化层；位于所述掺杂区表面的金属化物。

可选的，所述抗金属化层的材料为氧化硅或氮化硅。

可选的，所述半导体器件还包括：栅极结构，所述掺杂区位于所述栅极结构两侧器件区衬底中，所述隔离结构暴露出所述掺杂区部分侧壁表面。

可选的，所述抗金属化层还覆盖所述隔离结构、所述掺杂区和所述栅极结构接触处。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的半导体结构的形成方法中，在所述掺杂区部分侧壁表面形成抗金属化层，所述抗金属化层能够保护所述掺杂区部分侧壁不被金属化，从而避免在所述掺杂区部分侧壁表面形成金属化物，进而能够减少所述半导体结构在所述掺杂区部分侧壁处的漏电流，改善半导体结构性能。