[发明专利]一种具有电磁屏蔽功能的多芯片叠装结构及其制造方法

说明书

技术领域

本发明涉及一种具有电磁屏蔽功能的多芯片叠装结构及其制造方法，属于半导体封装技术领域。

背景技术

现有的封装结构的电磁屏蔽方法大致分为两种：使用金属罩将需要屏蔽的芯片进行覆盖，起到屏蔽作用，或者直接在塑封体上通过溅射或电镀的方式，在塑封体表面覆盖金属，起到电磁屏蔽的效果。但这两种方法很难应用于多层叠装芯片的结构。

发明内容

本发明所要解决的技术问题是针对上述现有技术提供一种具有电磁屏蔽功能的多芯片叠装结构及其制造方法，它通过在上层芯片背面开槽后做溅射屏蔽金属层，上层芯片的凹槽处容纳下层芯片，从而达到电磁屏蔽效果。

本发明解决上述问题所采用的技术方案为：一种具有电磁屏蔽功能的多芯片叠装结构，它包括基板，所述基板上设置有上层芯片和下层芯片，所述上层芯片正面与基板之间通过焊线相连接，所述上层芯片背面开设凹槽，所述凹槽表面和上层芯片背面均设置屏蔽金属层，所述下层芯片设置于上层芯片背面的凹槽区域内，所述上层芯片和焊线外围区域包封有塑封料。

所述下层芯片与基板之间通过金属球电性连接。

一种具有电磁屏蔽功能的多芯片叠装结构的制造方法，所述方法包括如下步骤：

步骤一、取一基板，将需要屏蔽的下层芯片与基板互联；

步骤二、取一上层芯片，将上层芯片的背面做开槽处理，凹槽大小可覆盖下层芯片；

步骤三、将开槽后的上层芯片的底面和凹槽区域通过溅射形成后续所需的屏蔽金属层；

步骤四、将上层芯片贴装到基板上，使下层芯片容纳于上层芯片的凹槽区域，将上层芯片与基板之间进行互联；

步骤五、将上层芯片外围区域进行塑封料包封。

所述下层芯片有多个。

与现有技术相比，本发明的优点在于：

本发明一种具有电磁屏蔽功能的多芯片叠装结构及其制造方法，它通过在上层芯片背面开槽后做溅射屏蔽金属层，上层芯片的凹槽处容纳下层芯片，从而对下层芯片形成电磁屏蔽，能够适用于多个叠层芯片之间的电磁屏蔽。

附图说明

图1为本发明一种具有电磁屏蔽功能的多芯片叠装结构的示意图。

图2~图6为本发明一种具有电磁屏蔽功能的多芯片叠装结构的制造方法各工序流程图。

其中：

基板1

上层芯片2

凹槽3

屏蔽金属层4

焊线5

下层芯片6

金属球7

塑封料8。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

如图1所示，本实施例中的一种具有电磁屏蔽功能的多芯片叠装结构，它包括基板1，所述基板1上设置有上层芯片2和下层芯片6，所述上层芯片2正面与基板1之间通过焊线5相连接，所述上层芯片2背面开设凹槽3，所述凹槽3表面和上层芯片2背面均设置屏蔽金属层4，所述下层芯片6设置于上层芯片2背面的凹槽3区域内，所述上层芯片2和焊线5外围区域包封有塑封料8；

所述下层芯片6与基板1之间通过金属球7相电性连接。

其制造工艺包括以下步骤：

步骤一、参见图1，取一基板，将需要屏蔽的下层芯片通过倒装、焊线或其他工艺与基板互联；

步骤二、参见图2，取一上层芯片，将上层芯片的背面做开槽处理，凹槽大小可覆盖下层芯片；

步骤三、参见图3，将开槽后的上层芯片的底面和凹槽区域通过溅射形成后续所需的屏蔽金属层；

步骤四、参见图4，将上层芯片贴装到基板上，使下层芯片容纳于上层芯片的凹槽区域，将上层芯片与基板之间进行互联；

步骤五、参见图5，将上层芯片外围区域进行塑封料包封。

所述下层芯片可以有多个。

除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。