[发明专利]一种阵列基板及其制作方法

说明书

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法。

背景技术

现有阵列基板的结构中，源漏金属层上形成有钝化层和树脂层，树脂层的厚度一般比较大，再加上钝化层的厚度，这样在对树脂层进行曝光的时候，会发生曝光不完全或者Resin层过孔底部光刻胶有残留的情况，导致信号导线与像素电极接触电阻变大甚至不导通，直接导致显示器件失效。现有的办法是将曝光能量加大，此举会导致TactTime(处理时间)上升，产能下降。

发明内容

有鉴于此，本发明提供一种阵列基板及其制作方法，能够减少或避免曝光不完全或过孔底部光刻胶残留的情况。

基于上述目的本发明提供的阵列基板，包括：第一导电图形，覆盖所述第一导电图形的包括有过孔的绝缘层，所述第一导电图形上对应所述过孔的位置设置有第二导电图形。

可选的，所述第二导电图形的面积不小于所述过孔的底面积。

可选的，所述第二导电图形与第一导电图形的刻蚀选择比大于10。

可选的，所述第一导电图形为铝、铜、钼、钛中的至少一种或多种；所述第二导电图形为金、铂、氧化铟锡中的至少一种。

可选的，所述第二导电图形的厚度为5000-10000埃。

可选的，所述第一导电图形为源漏极图形，所述绝缘层包括位于源漏极图形上的钝化层和树脂层，所述第二导电图形和所述源漏极图形的总厚度小于所述钝化层的厚度。

可选的，所述绝缘层还包括位于所述源漏极图形上的彩色滤光层。

可选的，还包括像素电极、有源层、栅绝缘层、栅金属层；其中，栅绝缘层设置于阵列基板的衬底基板上，栅金属层设置于所述衬底基板和所述栅绝缘层之间；有源层设置于栅绝缘层上；像素电极设置于所述树脂层上。

进一步，本发明提供一种阵列基板的制作方法，所述阵列基板的衬底基板上设置有第一导电图形，所述第一导电图形上覆盖有包括过孔的绝缘层；所述方法包括：

在所述第一导电图形上对应于所述过孔的位置形成第二导电图形。

可选的，所述在所述第一导电图形上对应于所述过孔的位置形成第二导电图形的步骤具体包括：

沉积第一导电层；

在第一导电层上沉积第二导电层，所述第二导电层的厚度大于所述第二导电层图形的厚度；

在第二导电层上涂覆光刻胶，利用半灰阶掩膜板对光刻胶进行曝光，形成光刻胶完全去除区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，所述光刻胶完全保留区域对应第二导电图形，所述光刻胶部分保留区域对应第一导电图形除第二导电图形之外的区域；

进行第一次刻蚀，去除光刻胶完全去除区域的第一导电层和第二导电层；

对光刻胶进行灰化，使得光刻胶部分保留区域的光刻胶去除，光刻胶完全保留区域的光刻胶厚度减薄；

进行第二次刻蚀，去除光刻胶部分保留区域的第二导电层；

剥离光刻胶完全保留区域的光刻胶，形成第一导电图形和第二导电图形。

从上面所述可以看出，本发明所提供的阵列基板及其制作方法，在绝缘层过孔下方设置第二导电图形，以抬高所述过孔孔底的高度，从而降低孔底位置曝光难度以及光刻胶去除难度，从而能够有效地避免过孔内光刻胶残留、曝光不完全的情况，提高阵列基板的质量，避免因此而产生的信号线与像素电极接触电阻变大甚至不导通的现象，提高显示器件的质量和合格率。同时，本发明实施例所提供的阵列基板的制作方法，采用半灰阶掩膜对光刻胶进行曝光，节省工艺流程，提高阵列基板的制作效率，提高了产能。

附图说明

图1为本发明实施例的阵列基板结构示意图；

图2A-2E为本发明实施例的第一导电图形和第二导电图形形成过程示意图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明首先提供一种阵列基板，结构如图1所示，包括：第一导电图形101，覆盖所述第一导电图形101的包括有过孔102的绝缘层，所述第一导电图形上对应所述过孔102的位置设置有第二导电图形103。

从上面所述可以看出，本发明提供的阵列基板，在绝缘层过孔下面设置有第二导电图形，该第二导电图形能够降低过孔的深度，起到抬高过孔孔底高度的作用，从而降低孔底曝光难度，对孔底部分曝光不完全或光刻胶残留现象起到改善或消除作用。

在本发明一些实施例中，所述第二导电图形的面积不小于所述过孔的底面积。