[发明专利]碳化硅半导体元件以及其制造方法

说明书

一种碳化硅半导体元件及其制造方法，包括一半导体层、一设置于该半导体层的一表面上的绝缘层、一设置于该绝缘层上的栅电极层、一第一掺杂区域、一第二掺杂区域、一浅掺杂区域以及一第三掺杂区域，该半导体层具有一第一导电性，该第一掺杂区域具有一第二导电性且具有一和该表面相隔一第一深度的顶部掺杂边界，该浅掺杂区域具有该第二导电性，该浅掺杂区域自该表面延伸至一浅掺杂深度，该第二掺杂区域邻接该浅掺杂区域且至少部分位于该第一掺杂区域内，该第三掺杂区域具有该第二导电性且至少部分与该第一掺杂区域重迭。

技术领域

本发明为涉及一种半导体元件，尤指一种碳化硅半导体元件以及其制造方法。

背景技术

半导体功率元件在特性上，要求在设计的耐压(Blocking voltage)，应具备尽量小的导通电阻、低反向漏电流、以及较快的开关速度，以减少操作时的导通损耗(Conduction loss)及切换损耗(Switching loss)。而碳化硅(Silicon carbide，简称SiC)由于具有宽能隙(其中4H-SiC的Eg可达3.26eV)、高临界崩溃电场强度(2.2MV/cm)及高热导系数(4.9W/cm-K)等特性，被认为是功率开关元件的极佳材料。碳化硅也是唯一可借由热氧化形成氧化层的化合物半导体，因此可以适合用来制作金属氧化物半导体场效晶体管(Metal oxide semiconductor field effect transistor，简称MOSFET)与绝缘栅双极晶体管(Insulated gate bipolar transistor，简称IGBT)等金属氧化物半导体控制开关元件(MOS controlled switches)。

现有的碳化硅MOSFET如美国发明专利公告第US8,994,118号所示，主要包括一具有一第一导电性的半导体基板、一具有该第一导电性的飘移层、一具有一第二导电性的第一井区、一具有该第二导电性的第二井区、一具有一该第一导电性的第一源区、一具有一该第一导电性的第二源区、一第一栅极绝缘层、一栅电极、一层间绝缘材料、一源极欧姆接触。该飘移层设置于该半导体基板上，该第一井区设置于该飘移层的一中间部分，该第二井区设置于该漂移层的该中间部分且和该第一井区相间隔，该第一源区设置于该第一井区，该第二源区设置于该第二井区，该第一栅极绝缘层设置于该飘移层并和该第一源区与该第二源区相接触，该栅电极位于该第一栅极绝缘层，该栅电极包括一位于该第一栅极绝缘层的底面、一相对该底面的顶面以及侧壁，该层间绝缘材料位于该顶面且和该栅电极的侧壁相邻，该源极欧姆接触位于该第一源区与该第二源区。

目前现有的碳化硅MOSFET，因为源极区域一般是由高浓度的n型掺杂(以磷为掺质)形成于漂移区的表面，在成长栅极氧化层时，该高浓度的n型掺杂区域的氧化速率较比p型井区的氧化速率快，而使得栅极氧化层的厚度不均。再者，由于进行高浓度的源极掺杂时，碳化硅的部分晶格会因为与植入的离子产生碰撞而遭到破坏，转变形成非晶质(Amorphous)的结构。这些非晶质结构，在后续的退火活化工艺中修复晶格时，会形成其他的晶相，举例来说，原本的漂移层晶相为4H，退火后，部份的漂移层晶相将形成3C。因不同晶相的氧化速率不同，在形成栅极氧化层时，会进一步使源极区的上的氧化层行成粗糙的表面，造成栅极氧化层在操作时产生电场集中的问题，而影响可靠度。

除此之外，当以热氧化方式形成栅极绝缘层时，未完全反应的碳会残留在栅极绝缘层与碳化硅之间的接口，而形成Si空缺(Silicon vacancy)、碳簇(Carbon cluster)或间隙碳(Carbon interstitial)等缺陷，而在能隙内的不同位置形成能态，最终成为受体陷阱(Acceptor traps)或施体陷阱(Donor traps)。一般来说，功率半导体用途的SiC MOSFET以n型通道的MOSFET为主，当p型井反转形成通道时，靠近导带的受体陷阱一方面会补捉电子，减少了能够用来传导电流的电子密度，另一方面填入电子的受体陷阱又会形成负电荷，对电子的传导造成严重的库仑散射，而产生非常低的通道迁移率，大幅增加SiC MOSFET的导通电阻。