[发明专利]基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管

说明书

本发明公开了一种基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管，主要解决传统65nm MOS场效应管在总剂量辐照环境下，关态漏电流增大、阈值电压漂移和亚阈值摆幅退化的问题。其包括P型衬底(1)，位于衬底上的外延层(2)，外延层的上方四周设有隔离槽(3)、外延层的上方中部设有栅极(4)，该栅极两侧边界到隔离槽内边界之间的外延层中设有源区(5)和漏区(6)，栅极两侧边界下方的外延层中设有轻掺杂源漏区(7)，栅极正下方位于两个轻掺杂源漏区之间的区域形成沟道，两个轻掺杂源漏区之间的沟道下方设有重掺杂的超陡倒掺杂区(8)。本发明提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。

技术领域

本发明属于半导体器件技术领域，特别涉及一种MOS场效应晶体管，可用于大规模集成电路的制备。

背景技术

MOS场效应晶体管是构成集成电路的基本元器件之一，具有功耗低、速度快、集成度高等优点，被广泛地应用于军事和航空航天领域中。空间飞行器寿命内的辐射总剂量可以达到几十万拉德，因此，总剂量辐射效应的研究很重要。总剂量辐射效应是由于辐射电离产生的电子空穴对在氧化层内产生陷阱正电荷以及在氧化层硅衬底界面产生界面陷阱电荷，长期辐照下，积累的陷阱电荷到达一定浓度导致关态漏电流的变化、电流-电压特性的改变，由于噪声余量和传播延迟的变化，总剂量辐照效应还可以导致功能失效。

随着器件特征尺寸的缩小，当集成电路进入到深亚微米领域时，MOS场效应晶体管的总剂量辐射效应表现出一些新的特点：栅氧化层越来越薄，由于栅氧化层本身的尺寸和隧穿电流的影响，栅氧化层对MOS场效应晶体管辐照特性影响很小。但是浅槽隔离STI氧化层的厚度约比栅氧化层高两个数量级，氧化层积累辐照产生的固定正电荷的能力与氧化层的厚度密切相关，厚度越大，积累的固定正电荷越多，所以厚的STI区是MOS场效应晶体管在长时间的辐照作用下影响最严重的区域。

CMOS电路由于低功耗的特性在集成电路中广泛应用，CMOS电路由pMOS场效应晶体管作为上拉网络、nMOS场效应晶体管作为下拉网络组成。pMOS场效应晶体管是n型衬底、p型沟道掺杂、由空穴作为载流子导电的MOS场效应晶体管，nMOS场效应晶体管是p型衬底、n型沟道掺杂、由电子作为载流子导电的MOS场效应晶体管。在65nm工艺下的CMOS电路中，pMOS场效应晶体管具有很好的抗辐照特性，但是nMOS场效应晶体管抗辐照特性不好。薄的栅氧化层对nMOS场效应晶体管的总剂量辐照特性几乎没有影响，如图1所示，辐照在与衬底接触的STI区侧墙中产生的陷阱电荷会在nMOS场效应晶体管的衬底中产生漏电通道，进而导致nMOS场效应晶体管的阈值电压减小、关态泄漏电流增大以及亚阈值特性退化。研究表明，低辐照剂量下较低密度电流在STI侧墙附近衬底表面形成，高辐照剂量下高密度电流在STI侧墙附近衬底深处的漏电通道中形成，而nMOS场效应晶体管辐照特性的严重恶化主要是由衬底深处的漏电造成的。

发明内容

本发明的目的在于针对上述现有65nm MOS场效应管的不足，提出一种基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管，减小辐照导致的衬底深处漏电，提高器件在辐照环境下的可靠性。

为实现上述目的，本发明的超陡倒掺杂抗辐照MOS场效应管包括P型衬底1，和外延层2，该外延层的上方四周为隔离槽3、外延层的上方中部为栅极4，栅极两侧边界到隔离槽内边界之间的外延层中为源区5和漏区6，栅极两侧边界下方的外延层中为轻掺杂源漏区7，栅极正下方位于两个轻掺杂源漏区之间的区域形成沟道，其特征在于：两个轻掺杂源漏区之间的沟道下方设有掺杂浓度为6×10¹⁷cm^-3到2×10¹⁸cm^-3的重掺杂超陡倒掺杂区8，以实现抗辐照加固。

为实现上述目的，本发明制备基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管的方法，包括如下过程：

1)掺杂外延层