[发明专利]半导体存储装置及其制造方法

说明书

实施方式的半导体存储装置包括一对第1电极、半导体柱、柱间绝缘部件、第1绝缘膜、第2电极、及第2绝缘膜。所述一对第1电极是相互隔开地沿第1方向延伸。所述半导体柱及所述柱间绝缘部件是在所述一对第1电极间沿所述第1方向交替地排列。所述半导体柱及所述柱间绝缘部件是沿相对于所述第1方向交叉的第2方向延伸。所述第1绝缘膜设置于所述半导体柱的周围。所述第2电极设置于所述一对第1电极的各者与所述第1绝缘膜之间。所述第2电极未设置于所述半导体柱与所述柱间绝缘部件之间。所述第2绝缘膜设置于所述第2电极与所述第1电极之间。

技术领域

实施方式涉及一种半导体存储装置及其制造方法。

背景技术

以往以来，NAND(Not-And，与非)闪存是通过平面构造的微细化而使集成度增加，且使位成本降低，但平面构造的微细化逐渐接近极限。因此，近年来，提出有将存储单元沿上下方向积层的技术。然而，这种积层型存储装置的制造困难，且完成后的产品的可靠性成为问题。

[背景技术文献]

[专利文献]

专利文献1：日本专利特开2012-69606号公报

发明内容

[发明要解决的问题]

实施方式的目的是提供一种可靠性高的半导体存储装置及其制造方法。

[解决问题的技术手段]

实施方式的半导体存储装置包括一对第1电极、半导体柱、柱间绝缘部件、第1绝缘膜、第2电极、及第2绝缘膜。所述一对第1电极是相互隔开地沿第1方向延伸。所述半导体柱及所述柱间绝缘部件是在所述一对第1电极间沿所述第1方向交替地排列。所述半导体柱及所述柱间绝缘部件是沿相对于所述第1方向交叉的第2方向延伸。所述第1绝缘膜设置于所述半导体柱的周围。所述第2电极设置于所述一对第1电极的各者与所述第1绝缘膜之间。所述第2电极未设置于所述半导体柱与所述柱间绝缘部件之间。所述第2绝缘膜设置于所述第2电极与所述第1电极之间。

实施方式的半导体存储装置的制造方法是通过使层间绝缘膜与第1膜交替地积层，而形成积层体。所述方法是在所述积层体形成沿相对于所述层间绝缘膜及所述第1膜的积层方向交叉的第1方向延伸的沟槽。所述方法是在所述沟槽内，形成沿所述第1方向相互隔开的多个柱间绝缘部件。所述方法是通过经由所述沟槽内的夹于所述柱间绝缘部件的孔，对所述第1膜实施各向同性蚀刻，而在所述层间绝缘膜间形成与所述孔连通的第1凹部。所述方法是在所述第1凹部的内表面上形成第1绝缘层，并且在所述第1凹部内形成第2电极。所述方法是在所述孔的内表面上形成第1绝缘膜。所述方法是在所述第1绝缘膜上形成半导体柱。所述方法是在所述积层体中的所述沟槽间的部分，形成沿所述第1方向延伸的狭缝。所述方法是通过经由所述狭缝将所述第1膜去除，而在所述层间绝缘膜间形成第2凹部。所述方法是在所述第2凹部的内表面上形成第2绝缘层。所述方法是在所述第2凹部内形成第1电极。

附图说明

图1(a)及图1(b)是例示第1实施方式的半导体存储装置的剖视图。

图2(a)及图2(b)是例示第1实施方式的半导体存储装置的局部放大剖视图。

图3是例示第1实施方式的半导体存储装置的制造方法的流程图。

图4(a)及图4(b)是例示第1实施方式的半导体存储装置的制造方法的剖视图。

图5(a)及图5(b)是例示第1实施方式的半导体存储装置的制造方法的剖视图。

图6(a)及图6(b)是例示第1实施方式的半导体存储装置的制造方法的剖视图。

图7(a)及图7(b)是例示第1实施方式的半导体存储装置的制造方法的剖视图。