[发明专利]半导体装置及其制造方法

说明书

提供一种能够降低耗电的半导体装置及其制造方法。半导体装置具备：Si(硅)基板、在Si基板的表面所形成的SiC(碳化硅)层、在SiC层的表面所形成的AlN(氮化铝)层、在AlN层的表面所形成的n型GaN(氮化镓)层、在GaN层的表面侧所形成的第1电极、以及在Si基板1的背面侧所形成的第2电极。在第1电极与第2电极之间流过的电流的大小依赖于第1电极与第2电极之间的电压。

技术领域

本发明涉及半导体装置及其制造方法，特别地涉及具备SiC(碳化硅)层的半导体装置及其制造方法。

背景技术

与Si(硅)相比，SiC的带隙较大，具有较高的绝缘击穿电场强度。因此，SiC作为具有高耐压的半导体装置的材料而被期待。此外，由于3C-SiC(具有3C型的结晶构造的SiC)与GaN(氮化镓)的晶格常数接近，因此能够作为用于使GaN生长的缓冲层而使用。由于GaN的绝缘击穿电场强度大于SiC的绝缘击穿电场，因此通过将3C-SiC作为缓冲层，能够实现更高耐压的GaN的半导体装置。

作为用于使SiC层生长的基底基板，Si基板或者块材的SiC基板被广泛使用。其中，SiC基板现在仅存在4英寸左右的基板，具有难以大口径化的这种问题。为了获得廉价且大口径的SiC层，优选作为基底基板而采用Si基板。

包含GaN的现有的半导体装置例如在下述专利文献1中有所公开。下述专利文献1中公开了一种半导体装置，其具备：Si基板、在Si基板上所形成的缓冲层、在缓冲层上所形成的由GaN构成的n形半导体层、在n型半导体层上所形成的由InGaN(氮化铟镓)构成的活性层、在活性层上所形成的由GaN构成的p形半导体层、在p形半导体层上所形成的阳极电极、以及在Si基板所形成的阴极电极。缓冲层是将由AlN(氮化铝)构成的第1层、由GaN构成的第2层交替层叠而形成的。

此外，下述专利文献2以及3中公开了向SiC层上形成GaN层的方法。专利文献2中公开了一种半导体基板的制造方法，其具备：第1工序，在SiC上在比GaN成膜温度高的温度下对Al_xIn_yGa_1-x-yN(0＜x≤1，0≤y≤1，x+y≤1)层进行成膜，之后以GaN成膜温度对GaN进行成膜；第2工序，在比GaN成膜温度低的温度下对Al_xIn_yGa_1-x-yN(0＜x≤1，0≤y≤1，x+y≤1)层进行成膜，之后以GaN成膜温度对GaN进行成膜。

专利文献3中公开了一种半导体基板的制造方法，其具备：准备在表面形成有膜厚2nm以上且3.5μm以下的SiC单晶薄膜的Si基板，将形成有SiC单晶薄膜的Si基板加热至规定的生长温度，形成由Al、In、Ga以及N之中的至少2个成分构成的缓冲层的工序；在缓冲层上，在比缓冲层的生长温度低的温度下，形成基于GaN结晶的三维核，使其成为规定的密度的工序；以及在比缓冲层的生长温度低的温度下，使基于GaN结晶的三维核横向生长来形成为连续的GaN单晶膜的工序。缓冲层的膜厚低于15nm，组成为Al_xIn_yGa_1-x-yN(0.05≤x≤1，0≤y≤0.5，x+y≤1)。

在先技术文献

专利文献

专利文献1：日本特开2003-60234号公报

专利文献2：日本特开2013-179121号公报

专利文献3：日本特开2014-76925号公报

发明内容

-发明要解决的课题-

在利用GaN层来制作包含纵型的器件的半导体装置的情况下，现有技术中，存在纵向(与基板表面垂直的方向)的电阻高、耗电大的这种问题。

本发明用于解决上述课题，其目的在于提供一种能够降低耗电的半导体装置及其制造方法。