[发明专利]半导体堆叠封装方法

说明书

技术领域

本发明涉及半导体制造技术方法领域，尤其是半导体堆叠封装方法。

背景技术

现有半导体堆叠封装技术中，常用锡球作为叠层的连接载体。锡球尺寸一般比较大，这样要求的间距也会大一些，以常规尺寸250微米锡球为例，间距通常需要350微米以上。这样在点阵密集时候，必须扩大封装体尺寸来满足要求。

发明内容

鉴于现有技术中的上述缺陷或不足，本发明提供了一种半导体堆叠封装方法。

本发明提供一种半导体堆叠封装方法，包括：

在基板上表面形成金属柱凸点，所述金属柱凸点的上表面高于待装载的第一芯片的上表面；

将所述第一芯片倒装于所述基板的上表面；

在所述基板上表面形成第一塑封层，所述第一塑封层露出所述金属柱凸点的顶部；

将第二芯片的功能区连接至所述金属柱凸点；

在所述第一塑封层的上表面形成第二塑封层，所述第二塑封层包覆所述第二芯片；

在所述基板的下表面形成焊球或者可焊接膜层。

相比于现有技术，本发明的有益效果为：

本发明提供的一种半导体堆叠封装方法，通过在基板上形成金属柱凸点实现互联，解除了现有封装技术中锡球互联的体积等限制问题，能够实现窄间距、高密度、大电流、低导通电阻等性能优势；在基板上形成金属柱凸点，能够简化封装工艺，减少回流次数，降低由于回流造成的基板涨缩等工艺风险；可以整条基板制作，提高生产效率，降低生产成本。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明提供的半导体堆叠封装方法的流程示意图；

图2-图9为本发明提供的半导体堆叠封装方法的过程示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

参照图1，本发明提供了一种半导体堆叠封装方法，包括步骤：

S1：在基板上表面形成金属柱凸点，金属柱凸点的上表面高于待装载的第一芯片的上表面；

S2：将第一芯片倒装于基板上表面；

S3：在基板上表面形成第一塑封层，第一塑封层露出金属柱凸点的顶部；

S4：将第二芯片的功能区连接至金属柱凸点；

S5：在第一塑封层的上表面形成第二塑封层，第二塑封层包覆第二芯片；

S6：在基板的下表面形成焊球或者可焊接膜层。

实施步骤S1，如图2所示，在基板1的上表面形成金属柱凸点2,本申请中金属柱凸点的高度根据后续待装载的第一芯片的厚度而定。在基板的上表面形成金属柱凸点之前，先在基板的上表面布线以及形成焊盘，整条基板上形成多个图形，每个图形所在的区域分别对应形成半导体堆叠封装。在后续的封装中，基板上表面连接第一芯片；金属柱凸点位于每个图形边缘的焊盘上，代替现有技术中的锡球以连接后续待装载的第二芯片。

接着实施步骤S2，如图3所示，将第一芯片3倒装于基板1的上表面，金属柱凸点2的上表面高于第一芯片3的上表面。

作为一种可选的实施方式，如图2-图3所示，本申请中金属柱凸点2包括第一金属柱21以及设置于第一金属柱21上表面的第二金属柱22。

可选的，第一金属柱21的高度大于第二金属柱22的高度，且第一金属柱21的上表面不低于第一芯片3的上表面，这样的设置确保通过金属柱凸点连接第二芯片时，实现窄间距、高密度封装的同时能够有效地保证封装结构的物理稳定性。当然，在实际封装中，在保证整个封装的稳定性以及电气连接性能基础上，第一金属柱的上表面若稍微低于第一芯片的上表面的方式也可以实施。

进一步地，第一金属柱21的横截面不小于第二金属柱22的横截面。

进一步地，第二金属柱22的上表面为平面，即金属柱凸点2为平头凸点，用以避免接下来的模塑底部填充时塑封料流入，而影响金属柱凸点后续封装的焊接性能。

一般，凸点材料为具有高导电和高熔点的金属材料，如铜、锡。优选地，本申请中第一金属柱21优选为铜柱或者铜合金柱，第二金属柱22为锡柱或锡合金柱。