[发明专利]半导体堆叠封装方法有效
| 申请号： | 201510947251.5 | 申请日： | 2015-12-16 |
| 公开（公告）号： | CN105428251A | 公开（公告）日： | 2016-03-23 |
| 发明（设计）人： | 丁万春 | 申请（专利权）人： | 南通富士通微电子股份有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L21/50;H01L21/56;H01L21/60 |
| 代理公司： | 北京志霖恒远知识产权代理事务所(普通合伙) 11435 | 代理人： | 孟阿妮;郭栋梁 |
| 地址： | 226006 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 堆叠 封装 方法 | ||
1.一种半导体堆叠封装方法，其特征在于，包括：
在基板上表面形成金属柱凸点，所述金属柱凸点的上表面高于待装载的第一芯片的上表面；
将所述第一芯片倒装于所述基板的上表面；
在所述基板上表面形成第一塑封层，所述第一塑封层露出所述金属柱凸点的顶部；
将第二芯片的功能区连接至所述金属柱凸点；
在所述第一塑封层的上表面形成第二塑封层，所述第二塑封层包覆所述第二芯片；
在所述基板的下表面形成焊球或者可焊接膜层。
2.根据权利要求1所述的半导体堆叠封装方法，其特征在于，
所述金属柱凸点包括第一金属柱以及设置于所述第一金属柱上表面的第二金属柱。
3.根据权利要求2所述的半导体堆叠封装方法，其特征在于，
所述第一金属柱的高度大于所述第二金属柱的高度，且所述第一金属柱的上表面不低于所述第一芯片的上表面。
4.根据权利要求2所述的半导体堆叠封装方法，其特征在于，
所述第一金属柱的横截面不小于所述第二金属柱的横截面。
5.根据权利要求2所述的半导体堆叠封装方法，其特征在于，所述第二金属柱的上表面为平面。
6.根据权利要求2所述的半导体堆叠封装方法，其特征在于，所述第一金属柱为铜柱或铜合金柱，所述第二金属柱为锡柱或锡合金柱。
7.根据权利要求2所述的半导体堆叠封装方法，其特征在于，
在所述基板上表面形成第一塑封层，所述第一塑封层包覆所述第一芯片和所述金属柱凸点，所述第一塑封层的上表面高于所述金属柱凸点的上表面；
对所述第一塑封层的上表面进行打磨或蚀刻，露出所述第二金属柱的部分高度。
8.根据权利要求1所述的半导体堆叠封装方法，其特征在于，
所述第二芯片的功能区为所述第二芯片的凸点；
将第二芯片的功能区连接至所述金属柱凸点包括：以倒装的方式将所述第二芯片的凸点与所述金属柱凸点对应连接。
9.根据权利要求1-8任一所述的半导体堆叠封装方法，其特征在于，
在基板上表面形成金属柱凸点之后，还在所述金属柱凸点的上表面镀锡保护剂；
将第二芯片的功能区连接至所述金属柱凸点之前，去除所述金属柱凸点上表面的所述锡保护剂。
10.根据权利要求9所述的半导体堆叠封装方法，其特征在于，所述锡保护剂为有机或无机保焊膜。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南通富士通微电子股份有限公司，未经南通富士通微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510947251.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
