[发明专利]用于有源装置的嵌入式管芯再分布层

说明书

本发明描述了嵌入式集成电路封装件，其包括：基板组件；嵌入在所述基板组件内的集成电路管芯；至少一个基板再分布层，其为下述至少之一：与所述嵌入式集成电路管芯的表面接触、或间接结合到所述嵌入式集成电路管芯的表面上；和与所述基板再分布层接触的过孔。其采用一个或多个基板再分布层(RDL)来布局电极节点和/或用于电流再分布。集成电路管芯被嵌入到铜芯基板中。基板RDL接触嵌入式管芯的表面，其中至少一个过孔(例如热过孔)与基板RDL接触以在嵌入式管芯和外部触头之间提供电互连。附加的基板RDL或WLP RDL可以被包含到封装件中以在嵌入式管芯和外部触头之间提供变化的电流分布。本发明还描述了一种电子装置。

相关申请的交叉引用

本申请要求享有2014年2月21日提交的题为“EMBEDDED DIE REDISTRIBUTIONLAYERS FOR ACTIVE DEVICE”的美国临时申请No.61/942,845的权益。美国临时申请No.61/942,845以其整体通过引用被包含在本文中。

背景技术

消费性电子装置，特别是诸如智能手机、平板电脑等移动电子装置越来越多地采用更小、更紧凑的部件来为其使用者提供所需的特征。这些装置通常采用三维集成电路装置(3D IC)。三维集成电路装置是采用两层或更多层有源电子部件的半导体装置。穿透基板的过孔(through-substrate via，TSV)将装置的不同层(例如，不同基板)上的电子部件互连，从而允许装置被竖直和水平地集成。因此，三维集成电路装置可以在比传统二维集成电路装置更小、更紧凑的占用区域内提供增加的功能。

半导体装置的制造中使用的传统制造方法采用显微光刻法将集成电路图案化到由诸如硅、砷化镓等半导体形成的圆晶片上。通常，图案化的晶片被分割成单独的集成电路芯片或管芯，以将各集成电路彼此分开。各单独的集成电路芯片使用多种封装技术被组装或封装，以形成可以安装到印刷电路板或其它基板上的半导体装置。

发明内容

描述了采用一个或多个基板再分布层(RDL)来布局电极节点和/或用于电流再分布的嵌入式管芯封装件。在一或多个实现方式中，集成电路管芯被嵌入到基板中。基板RDL为下述至少之一：与嵌入式集成电路管芯的表面接触、或间接结合到嵌入式集成电路管芯的表面上，其中至少一个过孔(例如，热过孔)与基板RDL接触以提供电互连。附加的基板RDL或WLP RDL可以被包含到封装件中以在嵌入式管芯和外部触头之间提供变化的电流分布。

根据本发明的一个方面，一种嵌入式集成电路封装件，其包括：基板组件；嵌入在所述基板组件内的集成电路管芯；至少一个基板再分布层，其为下述至少之一：与所述嵌入式集成电路管芯的表面接触、或间接结合到所述嵌入式集成电路管芯的表面上；和与所述基板再分布层接触的过孔。

可选地，所述基板组件包括铜基板。

可选地，所述至少一个基板再分布层与所述嵌入式集成电路管芯的表面接触。

可选地，所述嵌入式集成电路封装件不含焊料球互连件。

可选地，所述嵌入式集成电路封装件还包括：结合到所述嵌入式集成电路管芯的表面上的晶片级封装再分布层，其中所述至少一个基板再分布层通过至少一个过孔被间接地结合到所述嵌入式集成电路管芯的表面上。

可选地，所述晶片级封装再分布层比所述至少一个基板再分布层薄。

可选地，所述至少一个基板再分布层包括与所述嵌入式集成电路管芯的表面接触的第一基板再分布层，并包括通过至少一个过孔可操作地结合到所述第一基板再分布层上的第二基板再分布层。

可选地，所述嵌入式集成电路封装件，还包括：结合到所述基板组件上的散热器组件。

根据本发明的另一方面，一种电子装置，其包括：印刷电路板；和结合到所述印刷电路板上的嵌入式集成电路封装件，所述嵌入式集成电路封装件包括：