[发明专利]半导体堆叠封装

权利要求书

1.一种半导体堆叠封装，其包括：

基板，其形成有多个耦合衬垫；

多个半导体芯片，其堆叠在所述基板上；

第一电路单元，其设置在所述半导体芯片中的每一个上，并且通过接合衬垫的介质电连接所述耦合衬垫；

第二电路单元，其设置在所述半导体芯片中的每一个上且与所述耦合衬垫电断接；

连接衬垫，其设置在所述半导体芯片中的每一个上且对应于所述第二电路单元；

阻挡电路，其在所述第二电路单元和所述连接衬垫之间连接；以及

接合线，其电连接所述接合衬垫和所述耦合衬垫。

2.如权利要求1所述的半导体堆叠封装，其中所述半导体芯片以阶梯状的形状堆叠，使得所述接合衬垫和所述连接衬垫被暴露。

3.如权利要求1所述的半导体堆叠封装，其中所述半导体芯片中的每一个的所述第一电路单元包括：

第一组的第一电路单元，其与一起堆叠的其他半导体芯片的第一电路单元电连接；以及

第二组的第一电路单元，其与一起堆叠的其他半导体芯片的第一电路单元电断接。

4.如权利要求3所述的半导体堆叠封装，其中所述接合衬垫包括：

第一接合衬垫，其对应于所述第一组的第一电路单元；以及

第二接合衬垫，其对应于所述第二组的第一电路单元。

5.如权利要求4所述的半导体堆叠封装，其中所述接合线包括：

第一接合线，其电连接所述半导体芯片的第一接合衬垫和所述基板的所述耦合衬垫；以及

第二接合线，其分别电连接所述半导体芯片的第二接合衬垫和所述基板的所述耦合衬垫。

6.如权利要求5所述的半导体堆叠封装，其中所述第一接合线和所述第二接合线中的至少一个被形成为穿过所述连接衬垫。

7.如权利要求4所述的半导体堆叠封装，其中所述连接衬垫具有与所述第一接合衬垫和所述第二接合衬垫相同的尺寸。

8.如权利要求4所述的半导体堆叠封装，其中所述连接衬垫在尺寸上大于所述第一接合衬垫和所述第二接合衬垫。

9.如权利要求1所述的半导体堆叠封装，其中所述阻挡电路包括PMOS晶体管，其具有电连接到所述连接衬垫的源极、电连接到所述第二电路单元的漏极以及配置成用于接收假衬垫使能信号的栅极。

10.如权利要求1所述的半导体堆叠封装，其中所述阻挡电路包括NMOS晶体管，其具有电连接到所述连接衬垫的漏极、电连接到所述第二电路单元的源极以及配置成用于接收假衬垫使能信号的栅极。

11.如权利要求1所述的半导体堆叠封装，其中所述阻挡电路包括熔线，其在所述第二电路单元和所述连接衬垫之间电连接。

12.如权利要求1所述的半导体堆叠封装，其中所述阻挡电路包括输入缓冲器，所述输入缓冲器在所述第二电路单元与所述连接衬垫之间电连接并且配置为响应于假衬垫使能信号而与所述第二电路单元与所述连接衬垫电断接。