[发明专利]肖特基势垒二极管及其制造方法

说明书

本发明公开了一种肖特基势垒二极管及其制造方法，属于半导体技术领域，解决了现有的肖特基势垒二极管的开启电压较高的技术问题。该肖特基势垒二极管，包括：N型碳化硅衬底；位于所述N型碳化硅衬底上的低掺杂N型外延层；位于所述低掺杂N型外延层上的高掺杂N型外延层；位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；位于所述高掺杂N型外延层上的肖特基接触电极；位于所述N型碳化硅衬底下方的欧姆接触电极。本发明提供的肖特基势垒二极管能够更好的应用于高频电路。

技术领域

本发明涉及半导体技术领域，具体地说，涉及一种肖特基势垒二极管及其制造方法。

背景技术

碳化硅(SiC)半导体材料是继第一代元素半导体材料(硅(Si))和第二代化合物半导体材料(砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)等)之后发展起来的第三代宽禁带半导体材料，它具有带隙宽、临界击穿电场高、热导率高、饱和电子漂移速率高、介电常数小、抗辐射能力强和化学稳定性好等优点，因此在高温、高频、光电子及抗辐射等方面具有巨大的应用潜能。

碳化硅材料的肖特基势垒二极管(Schottky Barrier Diode，简称SBD)是一种应用较广泛的二极管，通常包括从下至上叠层设置的欧姆接触电极、N型碳化硅衬底、低掺杂N型外延、肖特基接触电极，在低掺杂N型外延中形成有多个箱型结构的P型高掺杂区。但是，现有的肖特基势垒二极管的开启电压较高，一般在1.0V以上，使肖特基势垒二极管的导通电阻增大，因而增加了通态损耗，限制了肖特基势垒二极管的应用范围。

因此，开启电压较高是肖特基势垒二极管需要解决的一个重要技术问题。

发明内容

本发明的目的在于提供一种肖特基势垒二极管，以解决现有的肖特基势垒二极管的开启电压较高的技术问题。

本发明提供一种肖特基势垒二极管，包括：

N型碳化硅衬底；

位于所述N型碳化硅衬底上的低掺杂N型外延层；

位于所述低掺杂N型外延层上的高掺杂N型外延层；

位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；

位于所述高掺杂N型外延层上的肖特基接触电极；

位于所述N型碳化硅衬底下方的欧姆接触电极。

进一步，所述高掺杂N型外延层的厚度小于电子平均自由程。

优选的，所述高掺杂N型外延层的掺杂浓度为10¹⁶原子/cm³量级至10¹⁷原子/cm³量级。

优选的，所述P型高掺杂区的掺杂浓度为10¹⁸原子/cm³量级至10¹⁹原子/cm³量级。

本发明还提供一种肖特基势垒二极管的制造方法，包括：

在所述N型碳化硅衬底上形成低掺杂N型外延层；

在所述低掺杂N型外延层上形成高掺杂N型外延层；

在所述低掺杂N型外延层和所述高掺杂N型外延层中形成P型高掺杂区；

在所述高掺杂N型外延层上形成肖特基接触电极；

在所述N型碳化硅衬底下形成欧姆接触电极。

其中，在所述低掺杂N型外延层上形成高掺杂N型外延层，具体为：

通过外延生长工艺，在所述低掺杂N型外延层上形成高掺杂N型外延层。

或者为：