[发明专利]半导体元件的制作以及检测方法

说明书

技术领域

本发明涉及一种半导体元件的制作方法，特别是涉及一种在制作工艺中 施行缺陷检测步骤的半导体元件的制作方法。

背景技术

随着半导体制作工艺技术的持续演进，半导体元件的尺寸持续微缩。一 般而言，在制作半导体元件的过程中，必须搭配进行缺陷检测步骤，以侦测 出半导体元件内各部件的尺寸和间距是否落在容许的范围内，用于判别出可 能的不良品。

图1是半导体基板上具有栅极结构的俯视图。在此制作工艺阶段，半导 体基板10上会具有主动区域12以及绝缘结构14，其中主动区域12会被绝 缘结构14包围，半导体基板10上还设置有栅极结构16、20，致使栅极结构 16、20可以横跨过对应的主动区域12。通过此设计布局，主动区域12和栅 极结构16、20的重叠区域可作为后续晶体管元件的载流子流通区域。

需注意的是，由于黄光光刻制作工艺及/或蚀刻制作工艺缺陷，栅极结构 16可能会在制作工艺中产生不预期的缺陷。举例而言，原本预定要互相分离 的栅极结构16a、16b间可能会产生不预期的连续区，或称为缺陷区18。此 缺陷区18会连接相邻的栅极结构16a、16b，致使后续制得的半导体元件丧 失其应有的电性。因此，有必要在制作工艺过程中检测并标记出此缺陷区18， 以避免其相对应的半导体元件被误判为良品。然而，由于半导体基板10上 一般会存在有柱状残留物22，例如是制备栅极结构16、20过程中所产生的 蚀刻残留物，此残留物22在缺陷检测的过程中会产生严重的检测噪声，致 使无法有效判别出缺陷区18的存在。

因此，有必要提出一种半导体元件的制作方法，特别是关于一种包括施 行缺陷检测步骤的半导体元件的制作方法，以解决上述无法判别出缺陷区的 缺失。

发明内容

有鉴于此，有必要提供一种半导体元件的制作方法，以克服上述现有技 术的缺失。

根据本发明的一实施例，提供一种半导体元件的制作方法，包括下列步 骤。首先，提供半导体基板，其上划分出元件区域和周边区域。接着，在元 件区域内形成多个第一几何单元，并于周边区域形成多个第二几何单元，其 中各第二几何单元的临界尺寸相等于各第一几何单元的临界尺寸。之后，全 面沉积一介电层，以同时覆盖住各第一几何单元和各第二几何单元。最后， 在介电层上形成多个焊接垫，其中各焊接垫位于第二几何单元的正上方。

附图说明

图1是现有半导体制作工艺中半导体基板上具有栅极结构的俯视图；

图2是以电子档案的形式存储于电脑可读式存储媒介的半导体元件设计 布局的局部俯视图；

图3是具有几何图案的第一光掩模俯视图；

图4是具有块状几何图案的第二光掩模俯视图；

图5是半导体基板上具有几何图案的俯视示意图；

图6是沿着图5内的A-A’切线和B-B’切线所绘示的剖面示意图；

图7是半导体基板上形成有焊接垫的俯视示意图；

图8是半导体元件制作方法的流程图；

图9是各种具有临界尺寸的几何图案的示意图。

符号说明

10半导体基板

12主动区域

14绝缘结构

16、20栅极结构

16a、16b栅极结构

18缺陷区

22残留物

100电子档案(电子文件)

102、104、106几何图案

106a、106b次几何图案

108分离区域

200第一光掩模

202、204、206、216几何图案

210块状区域

216a、216b几何图案

218分离区域

230、330中心区域

232、332环状区域

300第二光掩模

310矩形图案

400半导体基板

402、404、406第一几何单元

408、418间距

412残留物

414浅沟槽绝缘结构

416第二几何单元

416a、416b次几何单元

420栅极氧化层