[发明专利]高压半导体装置及其制造方法

说明书

本发明提供一种高压半导体装置及其制造方法，包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；源极区及漏极区，分别设于栅极结构两侧的外延层内；堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；导电层，设于绝缘层上，且电连接源极区或栅极结构。本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

技术领域

本发明有关于半导体装置及其制造方法，且特别有关于一种高压半导体装置及其制造方法。

背景技术

高压半导体装置技术适用于高电压与高功率的积体电路领域。传统高压半导体装置，例如垂直式扩散金氧半导体(vertically diffused metal oxide semiconductor，VDMOS)晶体管及水平扩散金氧半导体(LDMOS)晶体管，主要用于18V以上的元件应用领域。高压装置技术的优点在于符合成本效益，且易相容于其它工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域中。

高压半导体装置是利用栅极电压来产生通道，并控制流经源极与漏极之间的电流。在传统的高压半导体装置中，为了防止源极与漏极之间的击穿效应(punch-througheffect)，必须延长晶体管的通道长度。然而，如此一来会增加装置的尺寸而使晶片面积增加且会使晶体管的导通电阻(on-resistance，Ron)上升。再者，由于电洞的迁移率低于电子的迁移率，因此P型高压半导体装置的导通电阻会高于N型高压半导体装置的导通电阻而不利于P型高压半导体装置效能的提升。

因此，有必要寻求一种新的高压半导体装置结构以解决上述的问题。

发明内容

本发明要解决的技术问题是提供一种高压半导体装置及其制造方法，以解决现有技术中为了防止源极与漏极之间的击穿效应延长晶体管的通道长度，而导致增加装置的尺寸而使晶片面积增加且会使晶体管的导通电阻上升的问题。

本发明的技术方案是提供一种高压半导体装置，包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；源极区及漏极区，分别设于栅极结构两侧的外延层内；堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；导电层，设于绝缘层上，且电连接源极区或栅极结构。

本发明还提供一种高压半导体装置的制造方法，包括：提供基板；形成外延层于基板上，且外延层具有第一导电型；形成栅极结构于外延层上；形成源极区及漏极区，源极区及漏极区分别设于栅极结构两侧的外延层内；形成堆叠结构于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；导电层，设于绝缘层上，且电连接源极区或栅极结构。

本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

附图说明

图1-图8是本发明实施例的高压半导体装置在其制造方法中各阶段的剖面图；

图9是本发明另一实施例的高压半导体装置的剖面图；

图10是本发明另一实施例的高压半导体装置的剖面图；及

图11是本发明另一实施例的高压半导体装置的剖面图。

主要元件符号说明：

100 基板 102 外延层

104 高压阱 106 沟槽隔离物