[发明专利]阵列基板及其制作方法、显示装置在审

专利信息
申请号: 201410504930.0 申请日: 2014-09-26
公开(公告)号: CN104269416A 公开(公告)日: 2015-01-07
发明(设计)人: 胡伟;朱亚文;莫再隆;代科;楼钰 申请(专利权)人: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L21/77;G02F1/1362;G02F1/1368
代理公司: 北京路浩知识产权代理有限公司 11002 代理人: 李相雨
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 阵列 及其 制作方法 显示装置
【说明书】:

技术领域

发明涉及显示技术领域,尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

TFT-LCD,即薄膜晶体管(Thin Film Transistor,简称:TFT)液晶显示器(Liquid Crystal Display,简称:LCD)基本结构包括阵列基板(Array Substrate)和彩膜基板(CF Substrate),以及填充在两片基板之间的液晶层(LC),在阵列基板和彩膜基板表面有对液晶具有取向作用的聚酰亚胺膜层(取向膜层)(Polyimide film,简称:PI film)。如图1所述,为现有的一种FFS(Fringe Field Switching,边缘场开关技术)阵列基板的结构示意图,在玻璃基底1上依次形成有栅电极图形2、第二绝缘层3、有源层4、同层设置的像素电极图形5和源漏电极线图形6、第一绝缘层7、公共电极图形8(结构1至8形成TFT)以及取向膜平坦层9,并通过控制像素电极与公共电极形成的电势差,实现水平电场驱动。

现有的FFS阵列基板中,源漏电极线图形中的源漏电极线与像素电极图形中的像素电极之间的耦合电容会导致串扰的发生,为了减小串扰,必须要保证像素电极边缘距离源漏电极线边缘足够远,一方面制约了产品的透过率特性,另一方面也严重制约了高分辨率产品的串扰特性提升。

发明内容

本发明的目的是提供一种具有较低串扰的高透过率、高分辨率显示装置。

为了达到上述目的,本发明提供了一种阵列基板,包括:一种阵列基板,其特征在于,包括:同层设置的源漏电极线图形和像素电极图形,形成在所述源漏电极线图形和像素电极图形之上的第一绝缘层,形成在所述第一绝缘层之上的公共电极图形;其中,所述第一绝缘层在位于所述源漏电极线图形与所述像素电极图形之间的部分形成有沿源漏电极线方向的条状开口,所述公共电极图形包括位于漏电极线图形和像素电极图形上方的主体部分,以及覆盖在所述条状开口的至少一个长侧壁上的延伸部分,所述延伸部分与所述主体部分连接形成一体结构。

优选的,所述条状开口分布在源漏电极线的两侧,所述延伸部分覆盖在各个条状开口邻近源漏电极线的长侧壁上,并与位于源漏电极线上方的主体部分连接形成半封闭结构。

优选的,所述基板还包括:基底、形成在基底上的栅电极图形、形成在所述基底和所述栅电极图形上的第二绝缘层,形成在所述第二绝缘层上的有源层;所述源漏电极线图形和所述像素电极图形形成在所述有源层上。

本发明还提供了一种显示装置,其特征在于,包括上述任一项所述的阵列基板。

本发明还提供了一种阵列基板的制作方法,包括:

在同层设置的源漏电极线图形和像素电极图形之上形成第一绝缘层;所述第一绝缘层在位于所述源漏电极线图形与所述像素电极图形之间的部分形成有沿源漏电极线方向的条状开口;

形成公共电极图形;所述公共电极图形包括位于漏电极线图形和像素电极图形上方的主体部分,以及覆盖在所述条状开口的至少一个长侧壁上的延伸部分,所述延伸部分与所述主体部分连接形成一体结构。

优选的,在同层设置的源漏电极线图形和像素电极图形之上以及所述源漏电极线图形和所述像素电极图形之间形成第一绝缘层包括:

在形成了源漏电极线图形和像素电极图形的基板之上形成覆盖整个基板的绝缘材料层;

对绝缘材料层进行图案化得到所述第一绝缘层。

优选的,所述对绝缘材料层进行图案化得到所述第一绝缘层包括:

利用掩膜板对绝缘材料层进行曝光显影;其中所述掩膜板包括对应于所述条状开口的透光区域图形。

优选的,所述形成公共电极图形,包括:

在形成有源漏电极线图形、像素电极图形、第一绝缘层的基板上形成覆盖整个基板的公共电极材料;

对绝缘材料层进行图案化得到所述公共电极图形。

优选的,所述条状开口分布在源漏电极线的两侧,所述延伸部分覆盖在各个条状开口邻近源漏电极线的长侧壁上,并与位于源漏电极线上方的主体部分连接形成半封闭结构。

优选的,所述方法还包括:

在基底上形成栅电极图形;

在所述栅电极图形和所述基底之上形成第二绝缘层;

在所述第二绝缘层之上形成有源层;

在所述有源层之上形成源漏电极线图形和像素电极图形。

本发明提供的阵列基板中,公共电极的一部分填充到源漏电极线图形与像素电极图形之间形成屏蔽层,大大减小了源漏电极线图形中的源漏电极线与像素电极图形中的像素电极形成的耦合电容,降低了串扰。

附图说明

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;成都京东方光电科技有限公司,未经京东方科技集团股份有限公司;成都京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410504930.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top