[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法。该半导体元件制作方法包括，首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，并形成一掩模层填满开口于层间介电层上并同时形成一孔洞(void)于开口内。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种金属栅极晶体管制作工艺。

背景技术

在现有半导体产业中，多晶硅广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。

在现今金属栅极晶体管制作过程中，特别是在进行自行对准接触插塞(self-aligned contacts,SAC))制作工艺时通常会先去除部分金属栅极并于金属栅极上填入一保护用的掩模层，然后以平坦化制作工艺例如化学机械研磨去除部分掩模层并使剩余的掩模层表面与层间介电层表面齐平。然而此设计容易使后续所形成的接触插塞过于接近金属栅极并影响整个元件的运作。因此如何改良现行金属栅极制作工艺即为现今一重要课题。

发明内容

为解决上述问题，本发明优选实施例是公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，并形成一掩模层填满开口于层间介电层上并同时形成一孔洞(void)于开口内。

本发明另一实施例是公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一金属栅极以及一层间介电层环绕该金属栅极。然后去除部分金属栅极以形成一开口，沉积一掩模层填满开口于层间介电层上，并进行一平坦化制作工艺去除部分掩模层并使剩余的掩模层上表面高于层间介电层的上表面。

本发明又一实施例是公开一种半导体元件，其包含一基底、一金属栅极设于基底上、一层间介电层环绕金属栅极、一掩模层覆盖金属栅极及层间介电层以及一孔洞(void)位于金属栅极上的遮盖层中。

附图说明

图1至图5为本发明优选实施例制作一半导体元件的方法示意图。

主要元件符号说明

12 基底 14 鳍状结构

18 金属栅极 24 间隙壁

26 源极/漏极区域 32 层间介电层

34 功函数金属层 36 低阻抗金属层

38 开口 40 掩模层

42 孔洞 44 接触洞

46 接触插塞

具体实施方式

请参照图1至图5，图1至图5为本发明优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(SOI)基板，其上定义有一晶体管区，例如一PMOS晶体管区或一NMOS晶体管区。