[发明专利]沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件

说明书

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件。

背景技术

沟槽型MOSFET(金属氧化物半导体场效应晶体管)是一种具有垂直导电沟道的器件，在沟槽型MOSFET处于导通的状态下电流会垂直地从漏极端流向源极端。沟槽型MOSFET具有导通电阻较低、栅漏电流小、开关速率高等优点，同时由于沟槽型MOSFET的导电沟道是垂直的，故可进一步提高其导电沟道的密度，减小芯片尺寸。因此，沟槽型MOSFET作为一种功率半导体器件，广泛应用于电子设备、工艺控制及半导体照明等领域。

图1至图3示出了现有沟槽型MOSFET的制作方法的示意图。该制作方法包括以下步骤：首先，在半导体基体10′的表面上形成掩膜层20′，并刻蚀掩膜层20′和半导体基体10′以在半导体基体10′中形成沟槽30′，进而形成如图1所示的基体结构；然后，在沟槽30′的内壁上形成栅氧化物层40′，进而形成如图2所示的基体结构；最后，在沟槽30′之中、栅氧化物层40′之上沉积多晶硅以形成栅极50′，并去除掩膜层20′，进而形成如图3所示的基体结构。其中，在形成掩膜层20′之前，还可以在半导体基体10′中靠近沟槽30′顶部的位置形成源极11′，在半导体基体10′中远离沟槽30′的一侧形成漏极13′。

上述制作方法所得沟槽型MOSFET中，由于沟槽的底部位置的电场强度较高，使得栅极与半导体基体之间容易产生漏电流，从而降低了沟槽型MOSFET的可靠性。同时，由于栅极和漏极之间的电容较高(级米勒电容较高)，导致电场的频率特性降低，进而降低了沟槽型MOSFET器件的运行速度。针对上述问题，目前还没有有效的解决方法。

发明内容

本申请旨在提供一种沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件，以提高沟槽型MOSFET的可靠性。

为了实现上述目的，本申请提供了一种沟槽型MOSFET的制作方法，该制作方法包括以下步骤：在半导体基体中形成沟槽；对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反；在沟槽中形成栅极结构。

进一步地，半导体基体为N型单晶硅，注入离子为硼离子。

进一步地，离子注入的步骤中，注入离子的剂量为5E+11～5E+12atoms/cm²，注入离子的能量为40～80KeV。

进一步地，离子注入的步骤中，注入离子的剂量为5E+12atoms/cm²，注入离子的能量为60KeV。

进一步地，在离子注入的步骤中，形成高度为沟槽高度的1/20～1/10的离子注入区。

进一步地，形成栅极结构的步骤包括：在沟槽的内壁上形成栅氧化物层；在沟槽中、栅氧化物层上沉积多晶硅以形成栅极。

进一步地，形成沟槽的步骤包括：在半导体基体的表面上形成掩膜层，然后刻蚀掩膜层和半导体基体以形成沟槽；在形成栅极结构之后，去除掩膜层；

进一步地，在形成掩膜层之前，在半导体基体中靠近沟槽顶部的位置形成源极，在半导体基体中远离沟槽的一侧形成漏极。

本申请还提供了一种沟槽型MOSFET，该沟槽型MOSFET由本申请提供的上述制作方法制作而成。

本申请还提供了一种半导体器件，包括至少一个沟槽型MOSFET，该沟槽型MOSFET由本申请提供的上述制作方法制作而成。

应用本申请的技术方案，本申请通过先对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反，然后在沟槽中形成栅极结构，从而形成了沟槽型MOSFET。由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。同时，栅极和漏极之间的米勒电容得以降低，从而提高了沟槽型MOSFET的运行速度。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了在现有沟槽型MOSFET的制作方法中，在半导体基体的表面上形成掩膜层，并刻蚀掩膜层和半导体基体以在半导体基体中形成沟槽后的剖面结构示意图；