[发明专利]半导体系统

说明书

一种半导体系统可以包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，且适合于储存经由第一测试输入焊盘串行输入的数据，以及经由第一焊盘和第二焊盘并行输出的储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，且适合于储存经由第三焊盘和第四焊盘并行输入的数据；第一通孔，将第一焊盘和第三焊盘连接使得经由第一焊盘并行输出的储存数据经由第三焊盘并行输入；以及第二通孔，将第二焊盘和第四焊盘连接使得经由第二焊盘并行输出的储存数据经由第四焊盘并行输入。

相关申请的交叉引用

本申请要求2013年11月5日提交的申请号为10-2013-0133532的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施例涉及一种半导体系统，且更具体地，涉及一种能够测试将包括在半导体系统中的半导体器件连接的通孔的半导体系统。

背景技术

随着半导体器件趋向于高性能和高集成度，用于交换数据的接口焊盘的数目增加。通常，半导体器件可以使用边界扫描测试来检查在外部输入通道和接口焊盘之间的结状态中是否发生故障。边界扫描测试是指测试数据经由多个输入通道传送至相应的接口焊盘的方案。经由接口焊盘传送的测试数据在内部被缓冲且锁存，以及经由边界扫描路径输出至半导体器件的外部。将输出的数据扫描以检查在结状态中是否发生故障。

诸如DRAM的半导体器件已经历改变以满足各种需求。在这些改变中，可以是结构方面的改变。结构方面的改变的实例是多芯片封装体(MCP)。多芯片封装体是包括多个芯片的封装芯片。已开发用于半导体器件的封装技术以满足对小型化和高容量的需求。正开发能够不仅满足小型化和高容量还满足安装效率的层叠封装的各种技术。

可以通过将各个半导体芯片层叠、然后将层叠的半导体芯片封装在一起的方法，或者通过将各个封装的半导体芯片层叠的方法来制造层叠封装体。正广泛地应用采用穿通硅通孔(TSV)的层叠半导体封装体。层叠半导体封装体通过以下来实现：限定穿通半导体器件的通孔、将导电材料填在通孔中因而形成被称为穿通硅通孔的穿通电极、以及将层叠半导体器件通过穿通电极电连接。

层叠半导体封装体可以仅在正确地形成穿通硅通孔时正常地操作。因此，在半导体封装体的制造过程中采用各种方式来测试穿通硅通孔是否正常地形成。

发明内容

各种实施例针对一种能够测试将包括在半导体系统中的半导体器件连接的通孔是否正常地形成的半导体系统。

另外，各种实施例针对一种能够通过使用包括在半导体器件中的电路来执行测试而最小化测试通孔所需的电路区域的半导体系统。

在根据本发明的一个实施例中，一种半导体系统可以包括：第一半导体器件，其包括第一焊盘、第二焊盘和第一测试输入焊盘，适合于储存经由第一测试输入焊盘串行输入的数据且经由第一焊盘和第二焊盘并行输出储存数据；第二半导体器件，其包括第三焊盘、第四焊盘和第二测试输出焊盘，适合于储存经由第三焊盘和第四焊盘并行输入的数据，第一通孔将第一焊盘和第三焊盘连接，而第二通孔将第二焊盘和第四焊盘连接。

第一半导体器件可以包括：第一测试输出焊盘；第一选择单元，其适合于选择经由第一测试输入焊盘输入的数据和经由第一焊盘输入的数据中的一个；第一储存单元，其适合于储存并输出由第一选择单元选择的数据；第二选择单元，其适合于选择从第一储存单元输出的数据和从第一内部电路输出的数据中的一个；第三选择单元，其适合于选择从第一储存单元输出的数据和经由第二焊盘输入的数据中的一个；第二储存单元，其适合于储存并输出由第三选择单元选择的数据；以及第四选择单元，其适合于选择从第二储存单元输出的数据和从第一内部电路输出的数据中的一个。