[发明专利]具有嵌入在封装中的硅通孔（TSV）管芯的多芯片集成

权利要求书

1.一种封装组件，包括：

具有多个建立层的封装衬底；

嵌入到所述封装衬底中的第一管芯，所述第一管芯具有第一侧、第二侧、第一硅通孔(TSV)以及电路由特征，所述第一侧具有一个或多个晶体管，第二侧与第一侧相对，电路由特征设置在所述第二侧上，其中所述电路由特征通过第一TSV与一个或多个晶体管中的至少一个晶体管电耦合；以及

与所述第一管芯的第二侧耦合的第二管芯，所述第二管芯具有第二TSV，其中所述第二TSV与第一TSV电耦合。

2.如权利要求1所述的封装组件，其特征在于，进一步包括设置在所述第一管芯的第二侧的第二部分上的粘合层，所述电路由特征设置在粘合层中的开口内。

3.如权利要求1所述的封装组件，其特征在于：

所述第二管芯为存储器管芯；

所述电路由特征为TSV焊盘；

所述第一TSV为所述第一管芯的多个第一TSV中的一个；以及

第二TSV为所述第二管芯的多个第二TSV中的一个，所述第二管芯的多个第二TSV与多个第一TSV对应并且以与多个第一TSV垂直对齐的方式排列。

4.如权利要求1－3中的任一项所述的封装组件，其特征在于，所述第二管芯为配置为三维(3D)存储器管芯堆叠的多个存储器管芯中的一个。

5.如权利要求1－3中的任一项所述的封装组件，其特征在于，所述电路由特征为第一TSV焊盘，所述第二管芯具有与第二TSV耦合的第二TSV，以及所述封装组件进一步包括与所述第一TSV焊盘和第二TSV焊盘耦合的管芯互连。

6.如权利要求1－3中的任一项所述的封装组件，其特征在于，进一步包括设置在所述第一管芯和第二管芯之间的底部填充层。

7.如权利要求2所述的封装组件，进一步包括设置在粘合层中的开口内的底部填充层。

8.如权利要求1－3中的任一项所述的封装组件，其特征在于，所述底部填充层的一部分设置在所述粘合层和第一管芯之间。

9.如权利要求1－3中的任一项所述的封装组件，其特征在于，进一步包括配置成封装第二管芯的模制材料层。

10.一种制造集成电路封装组件的方法，包括：

提供第一管芯，其中所述第一管芯具有第一侧、第二侧和第一硅通孔(TSV)，所述第一侧具有一个或多个晶体管，所述第二侧具有电路由特征，所述第一硅通孔耦合至所述电路由特征并且设置在所述第一管芯和第二管芯之间；

将粘合层耦合至所述第一管芯的第二侧；

在所述第一管芯的第一侧上形成一个或多个建立层；

在粘合层中形成开口；以及

将第二管芯与所述第一管芯的第二侧耦合，并且所述粘合层设置在所述第一管芯和第二管芯之间，其中所述第二管芯具有第二TSV，并且其中所述第一TSV通过穿过开口设置的导电路径与所述第二TSV电耦合。

11.如权利要求10所述的方法，其特征在于，进一步包括在将所述粘合层耦合至所述第一管芯的第二侧之前将粘合层耦合至牺牲面板。

12.如权利要求11所述的方法，其特征在于，在粘合层中形成开口包括在将粘合层耦合至管芯的第二侧之前形成穿过所述粘合层到牺牲面板的开口，并且其中将粘合层耦合至管芯的第二侧包括通过设置在开口中的电路由特征将管芯的第二侧置于粘合层上。

13.如权利要求12所述的方法，其特征在于，进一步包括：

在牺牲面板上形成铜层；以及

在铜层中形成腔，

其中将粘合层耦合至牺牲面板包括在形成穿过粘合层到牺牲面板的开口之前将粘合层置于腔中。

14.如权利要求10所述的方法，其特征在于，将粘合层耦合至第一管芯的第二侧包括将粘合层的一部分置于电路由特征上，所述方法进一步包括：

将第一管芯和粘合层置于牺牲面板上，并且粘合层设置在第一管芯和牺牲面板之间；以及

在管芯的第一侧上形成一个或多个建立层之后从粘合层移除牺牲面板，

其中在粘合层中形成开口包括在移除牺牲面板之后移除粘合层的一部分以暴露电路由特征。

15.如权利要求10所述的方法，其特征在于，在粘合层中形成开口包括将粘合层的一部分暴露至激光辐射。