[发明专利]沟槽MOSFET及其制作方法

说明书

公开了一种沟槽MOSFET及其制造方法。沟槽MOSFET包括：位于半导体衬底上的外延半导体层；从外延半导体层上方延伸进入其内部的沟槽；屏蔽导体，至少一部分位于沟槽的下部；中间绝缘层，位于屏蔽导体上方；栅极电介质，位于沟槽的上部侧壁；栅极导体，位于沟槽的上部，与屏蔽导体之间由中间绝缘层隔开；阱区，位于外延半导体层中，并且邻近沟槽；源区，位于阱区中，并且邻近沟槽；分别与源区、半导体衬底、栅极导体和屏蔽导体电连接的源极接触、漏极接触、栅极接触和屏蔽接触，其中，屏蔽导体与外延半导体层之间由绝缘叠层隔开，绝缘叠层包括至少一个氧化物层和至少一个氮化物层。沟槽MOSFET可以改善中间绝缘层的质量，从而提高击穿电压。

技术领域

本发明涉及地半导体技术，更具体地，涉及沟槽MOSFET及其制造方法。

背景技术

金属氧化物半导体场效应晶体管（MOSFET）作为功率半导体器件已经得到了广泛的应用，例如在功率变换器中作为开关。

MOSFET可以具有平面结构，其中在半导体衬底的一侧形成源区和漏区，栅极导体位于半导体衬底的一侧表面上方，与半导体衬底之间由栅极电介质隔开。MOSFET还可以具有垂直结构，其中在半导体衬底的一侧形成源区，另一侧形成漏区，栅极导体延伸至半导体衬底的内部，与半导体衬底之间由栅极电介质隔开。

在垂直结构的MOSFET的基础上，进一步开发了沟槽MOSFET。沟槽MOSFET包括在半导体衬底中形成的沟槽，以及嵌入沟槽中的栅叠层。栅叠层包括栅极导体和栅极电介质，栅极导体位于沟槽内，并且与半导体衬底之间由栅极电介质隔开。沟槽结构可以提供最短的源-漏电流路径，从而可以减小导通阻抗，进而显著降低功率损耗。然而，由于较大的栅漏电容C_gd，栅极电介质容易击穿，使得沟槽MOSFET耐压性能劣化。

可以在沟槽的下部形成屏蔽导体，在沟槽的上部形成栅极导体。屏蔽导体和栅极导体之间由中间绝缘层来隔开。屏蔽导体可以减小栅漏电容C_gd，从而提高MOSFET的击穿电压。然而，该中间绝缘层可能由于屏蔽导体和栅极导体之间的电位差而击穿，仍然使得沟槽MOSFET的耐压性能劣化。

因此，期望进一步提高沟槽MOSFET的击穿电压。

发明内容

有鉴于此，本发明的目的在于提供一种沟槽MOSFET及其制造方法，以解决现有技术中由于中间绝缘层质量差导致沟槽MOSFET电性能劣化的问题。

根据本发明的一方面，提供一种沟槽MOSFET，包括：第一掺杂类型的半导体衬底；位于半导体衬底上的第一掺杂类型的外延半导体层；从外延半导体层上方延伸进入其内部的沟槽；屏蔽导体，至少一部分位于沟槽的下部并且与外延半导体层之间绝缘隔开；中间绝缘层，位于屏蔽导体上方；栅极电介质，位于沟槽的上部侧壁；栅极导体，位于沟槽的上部，并且与外延半导体层之间由栅极电介质隔开，与屏蔽导体之间由中间绝缘层隔开；第二掺杂类型的阱区，位于外延半导体层中，并且邻近沟槽；第一掺杂类型的源区，位于阱区中，并且邻近沟槽；分别与源区、半导体衬底、栅极导体和屏蔽导体电连接的源极接触、漏极接触、栅极接触和屏蔽接触，其中，所述屏蔽导体与所述外延半导体层之间由绝缘叠层隔开，所述绝缘叠层包括至少一个氧化物层和至少一个氮化物层。

优选地，在所述沟槽MOSFET中，所述中间绝缘层由氧化物组成。

优选地，在所述沟槽MOSFET中，所述中间绝缘层的厚度为100-500纳米。

优选地，在所述沟槽MOSFET中，所述绝缘叠层包括第一绝缘层、第二绝缘层和第三绝缘层，第一绝缘层邻接所述外延半导体层，第三绝缘层邻接所述屏蔽导体，并且第二绝缘层夹在第一绝缘层和第三绝缘层之间。

优选地，在所述沟槽MOSFET中，所述第一绝缘层由氧化物组成，第二绝缘层由氮化物组成，并且第三绝缘层由氧化物组成。