[发明专利]沟槽MOSFET及其制作方法有效
| 申请号: | 201410143493.4 | 申请日: | 2014-04-10 |
| 公开(公告)号: | CN103887342B | 公开(公告)日: | 2018-11-02 |
| 发明(设计)人: | 童亮 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;冯丽欣 |
| 地址: | 310012 浙江省杭州市*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 沟槽 mosfet 及其 制作方法 | ||
1.一种沟槽MOSFET,包括:
第一掺杂类型的半导体衬底;
位于半导体衬底上的第一掺杂类型的外延半导体层;
从外延半导体层上方延伸进入其内部的沟槽;
屏蔽导体,至少一部分位于沟槽的下部并且与外延半导体层之间绝缘隔开;
中间绝缘层,位于屏蔽导体上方;
栅极电介质,位于沟槽的上部侧壁;
栅极导体,位于沟槽的上部,并且与外延半导体层之间由栅极电介质隔开,与屏蔽导体之间由中间绝缘层隔开;
第二掺杂类型的阱区,位于外延半导体层中,并且邻近沟槽;
第一掺杂类型的源区,位于阱区中,并且邻近沟槽;
分别与源区、半导体衬底、栅极导体和屏蔽导体电连接的源极接触、漏极接触、栅极接触和屏蔽接触,
其中,所述屏蔽导体与所述外延半导体层之间由绝缘叠层隔开,所述绝缘叠层包括至少一个氧化物层和至少一个氮化物层,所述中间绝缘层相对所述绝缘叠层的第一表面凸起,所述绝缘叠层的第一表面为所述绝缘叠层远离所述沟槽底部一面。
2.根据权利要求1所述的沟槽MOSFET,其中所述中间绝缘层由氧化物组成。
3.根据权利要求1所述的沟槽MOSFET,其中所述中间绝缘层的厚度为100-500纳米。
4.根据权利要求1所述的沟槽MOSFET,其中所述绝缘叠层包括第一绝缘层、第二绝缘层和第三绝缘层,第一绝缘层邻接所述外延半导体层,第三绝缘层邻接所述屏蔽导体,并且第二绝缘层夹在第一绝缘层和第三绝缘层之间。
5.根据权利要求4所述的沟槽MOSFET,其中所述第一绝缘层由氧化物组成,第二绝缘层由氮化物组成,并且第三绝缘层由氧化物组成。
6.根据权利要求5所述的沟槽MOSFET,其中所述第一绝缘层的厚度为5-20纳米,第二绝缘层的厚度为10-50纳米,第三绝缘层的厚度为50-1500纳米。
7.根据权利要求1-6中任一项所述的沟槽MOSFET,其中所述屏蔽导体包括位于所述栅极导体下方的第一部分、从第一部分横向延伸的第二部分、以及从第二部分向上延伸至沟槽顶部的第三部分。
8.根据权利要求7所述的沟槽MOSFET,其中所述屏蔽导体的第一部分和第三部分与所述栅极导体之间,由所述中间绝缘层彼此隔开。
9.根据权利要求1-6中任一项所述的沟槽MOSFET,其中所述屏蔽导体包括位于所述栅极导体下方的第一部分、以及从第一部分横向延伸的第二部分。
10.根据权利要求9所述的沟槽MOSFET,还包括至少覆盖所述屏蔽导体的第二部分的第四绝缘层,以及穿过第四绝缘层与所述屏蔽导体电连接的导电通道。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410143493.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





