[发明专利]栅极结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种栅极结构及其制作方法。

背景技术

随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。而半导体器件特征尺寸的逐渐变小给半导体制造工艺提出了更高的要求。

以互补金属氧化物半导体(CMOS)器件为例，随着器件本身的尺寸的减小，为了适应这种变化，现有技术中开始应用后栅(gate last)金属栅工艺形成金属栅极，以获得性能更为理想的栅极。这种工艺通常先在衬底上形成伪栅(dummy gate)，并通过所述伪栅定义源漏区；在形成源漏区之后，在衬底上形成能露出伪栅的介质材料层；之后去除伪栅，并在去除伪栅后的开口中形成金属栅极。

与此同时，为了与金属栅极的尺寸减小的趋势相匹配，栅介质材料层的等效氧化层厚度(equivalent oxide thickness，EOT)也需要按照一定比例缩小(scale down)，这意味着栅介质材料层的制造难度也在增加。

此外，在制作CMOS器件时，为了使CMOS器件具有较为灵活的阈值电压(VT)，也就是使CMOS器件中不同的PMOS器件或者NMOS器件具有多种不同的阈值电压(multi-VT)。以PMOS器件为例，通常的做法是在PMOS器件去除伪栅形成多个开口之后，通过光刻胶或者其它遮盖层来掩盖不同部分开口，从而在另一部分未被遮盖的开口中形成不同金属层，进而在不同开口中形成不同金属层构成的堆叠结构，并在所述堆叠结构上形成金属栅极，以形成PMOS。不同金属层构成的堆叠结构具有不同的功函数，从而可以使形成的PMOS的阈值电压也不同。

但是，上述的方法需要多次形成遮盖层(例如：光刻胶)以在开口中多次堆叠金属层。这种方法不仅步骤复杂，且对遮盖层以及金属层的覆盖性能要求也更高，在实际制造过程中的操作难度大幅度增加。进一步，在形成遮盖层或者金属层的过程中更加容易产生缺陷，例如，堆叠金属层会使开口的深宽比变大，从而导致后续的金属层或者遮盖层在开口中的覆盖难度进一步增加，容易发生后续的金属层或者金属栅极等在开口中的覆盖效果不好，甚至产生缺陷的情况。在形成金属层时，由于覆盖效果不佳而产生空隙等覆盖缺陷。此外，对于已采用沉积的方法形成栅介质材料层的情况，这种方法需要多次遮盖层来覆盖不同的开口，操作过程将变得比较繁琐和复杂，采用上述方法调整器件的阈值电压的难度增大。另外，反复堆叠金属层还会占据一定的空间体积。为此，如何简化制造步骤，以较为简便地形成多阈值电压的器件，成为本领域技术人员需要解决的问题。

发明内容

本发明解决的问题是提供一种栅极及其制作方法，以较为简便地形成多阈值电压的器件。

为解决上述问题，本发明提供一种栅极结构的制作方法，包括：

提供衬底；

在所述衬底上形成介质材料层以及位于介质材料层中的多个伪栅结构；

去除伪栅结构，形成位于层间介质层中且露出所述衬底的多个开口，所述多个开口包括：用于形成第一半导体器件的第一开口，用于形成第二半导体器件的第二开口，用于形成第三半导体器件的第三开口；

在所述第一开口、第二开口以及第三开口中分别形成第一金属层；

对所述第一开口中的第一金属层进行第一处理，以形成处理后第一金属层，所述处理后第一金属层的功函数小于第二开口和第三开口中第一金属层的功函数；

在第一处理的步骤之后，在所述第一开口中的处理后第一金属层、第二开口和第三开口中的第一金属层上分别形成第二金属层；

对位于所述第二开口中的第二金属层进行第二处理，以形成处理后第二金属层，所述处理后第二金属层的功函数大于第一开口和第三开口中的第二金属层的功函数；

在所述第二开口中的处理后第二金属层、第一开口和第三开口中的第二金属层上分别形成金属栅极。

可选的，所述第一金属层的材料为钽，或者钽的化合物。

可选的，所述第一金属层的材料为钽、氮化钽或者铝化钽。

可选的，形成第一金属层的步骤包括，采用化学气相沉积、物理气相沉积或者原子层沉积形成所述第一金属层。

可选的，形成第一金属层的步骤包括，使所述第一金属层的厚度在5～20埃的范围内。

可选的，对第一金属层进行第一处理的步骤包括：在氧气与氮气的混合气体中对所述第一金属层进行热处理。

可选的，对第一金属层进行第一处理的步骤包括：使所述氧气与氮气的混合比在1:1～1:50的范围内，并使热处理时的温度在400～1000摄氏度的范围内。