[发明专利]半导体器件的制作方法及TI-IGBT的制作方法

说明书

技术领域

本发明涉及半导体器件领域，更具体的说是涉及一种半导体器件的制作方法及TI-IGBT的制作方法。

背景技术

功率半导体器件，主要用于电力设备的电能变换和控制电路方面的大功率（通常指电流为数十至数千安，电压为数百伏以上）电子器件。所述功率半导体器件包括IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）、VDMOS（Vertical Double diffused MOS，垂直双扩散金属-氧化物场效应晶体管）、FRD（Fast Recovery Diode，快恢复二极管）、GTO（Gate Turn-Off Thyristor，门极可关断晶闸管）、IEGT（Injection Enhanced Gate Transistor，电子注入增强门极晶体管）、IGCT（Integrated Gate-Commutated Thyristor，集成门极换流晶闸管）、MTO（MOS Controlled Gate Turn-Off Thyristor，MOS控制型可关断晶闸管）、IGDT（Integrated Gate Dual Transistor，集成门极双晶体管）等半导体器件。

功率半导体器件制作过程中，一般包括正面结构和背面结构，对于三极管类的半导体器件，所述正面结构通常指包含发射极的结构，而背面结构通常指背面短路集电极，对于二极管类的半导体器件，所述正面结构通常指二极管的阴极，所述背面结构通常指二极管的阳极。在功率半导体器件制作过程中，由于正面结构通常相较于背面结构复杂，通常先提供厚度较厚的半导体基片，然后在半导体基片上先制作正面结构，然后再对需要制作背面结构的表面减薄，减薄至器件可以承受特定耐压的厚度后，在减薄面上进行离子掺杂或离子注入，形成背面结构。

但是发明人发现，通过现有的生产工艺制作半导体器件过程中，半导体衬底容易出现翘曲和碎片率较高的问题。

发明内容

有鉴于此，本发明提供一种半导体器件的制作方法以及IGBT制作方法，以解决现有技术中的半导体器件在制作过程中容易出现翘曲以及碎片率较高的问题。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件的制作方法，包括：

提供半导体衬底和支撑片；

在所述半导体衬底的第一表面形成第一表面结构；

采用键合工艺将所述形成有第一表面结构的半导体衬底的第一表面与所述支撑片键合；

减薄所述半导体衬底上与所述第一表面相对的一侧至所述半导体衬底的厚度为所述半导体器件的耐压厚度；

在减薄后的半导体衬底的第二表面上形成第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为半导体器件的正面结构或背面结构。

优选地，所述第一表面结构为所述半导体器件的背面结构，所述第二表面结构为半导体器件的正面结构。

优选地，所述键合工艺为直接键合工艺、场致键合工艺或低温键合工艺。

优选地，所述去掉所述支撑片的具体方法为：

采用减薄工艺减薄所述支撑片，通过抛光工艺将减薄后的支撑片磨掉，以暴露出所述第一表面结构。

优选地，所述半导体衬底的材料为B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种。

优选地，所述支撑片的材料与所述半导体衬底的材料相同。

优选地，所述支撑片为单晶硅片。

本发明同时还提供了一种IGBT的制作方法，包括：

提供半导体衬底和支撑片；

对所述半导体衬底的进行掺杂，形成漂移区；

在所述漂移区的一个表面内形成IGBT的第一表面结构；

采用键合工艺将IGBT的第一表面结构与所述支撑片键合；

减薄所述漂移区背离所述第一表面结构的一侧至所述半导体衬底的厚度为所述IGBT的耐压厚度；

在减薄后的漂移区表面内制作第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为掺杂类型相反且并列排布的两个集电极，或所述第一表面结构为包括基区和发射区的IGBT正面结构。

优选地，当所述第一表面结构为掺杂类型相反且并列排布的两个集电极时，所述在所述漂移区的一个表面内形成IGBT的第一表面结构步骤之前还包括：在所述漂移区需要形成集电极的表面内形成缓冲层。