[发明专利]TI-IGBT的制作方法

说明书

本发明提供了一种TI‑IGBT的制作方法，包括：提供半导体衬底，对半导体衬底的一侧表面进行第一次掺杂；对半导体衬底退火，以激活第一次掺杂的掺杂杂质；对半导体衬底进行与第一次掺杂的掺杂类型相反的第二次掺杂，使第二次掺杂的掺杂深度大于或等于第一次掺杂的掺杂深度，并使第二次掺杂的掺杂浓度在其掺杂范围内不同掺杂深度处均大于第一次掺杂的掺杂浓度；利用激光扫描第二次掺杂的区域的待形成第二集电区，以对待形成第二集电区退火，激活待形成第二集电区中的第二次掺杂的掺杂杂质，形成第二集电区，与第二集电区相邻的第一次掺杂的区域为第一集电区。本发明所提供的方法能够降低生产成本、提高生产效率、改善晶圆翘曲或碎片的问题。

技术领域

本发明涉及半导体技术领域，更具体地说，涉及一种TI-IGBT（Triple ModeIntegrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）的制作方法。

背景技术

TI-IGBT是一种将传统的VDMOS（Vertical Double Diffused Metal OxideSemiconductor Field Effect Transistor，垂直双扩散金属氧化物半导体场效应晶体管）、IGBT（Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管）和FRD（FastRecovery Diode，快恢复二极管）三种器件的结构和功能集成为一体的半导体器件。

以N沟道TI-IGBT为例，TI-IGBT的结构如图1所示，包括：相对的MOS（Metal OxideSemiconductor，金属氧化物半导体）结构11与集电极结构13，及位于MOS结构11与集电极结构13之间的N-（N型轻掺杂）漂移区12。其中，MOS结构11包括：位于漂移区12表面内的P-（P型轻掺杂）阱区111和P+（P型重掺杂）深阱区112；位于阱区111表面内的N⁺（Ｎ型重掺杂）发射区113；位于阱区111和发射区113上的栅氧化层114；位于栅氧化层114上的栅极G；覆盖在深阱区112上方和部分发射区113上方的发射极E。集电极结构13包括：位于漂移区12背离MOS结构11的一侧的N⁺缓冲层131；位于缓冲层131下方的P+集电区132和N⁺短路区133；覆盖在集电区132和短路区133上的集电极金属C。

从上述结构可知，TI-IGBT的MOS结构11与传统的VDMOS、IGBT等器件的MOS结构相似，集电极结构13则综合了VDMOS和IGBT集电极结构的特点，既有N型区域，又有P型区域，因此，TI-IGBT具有VDMOS和IGBT各自的优点，既有较快的关断速度，又有较低的导通压降。并且，TI-IGBT可以双向导通电流，可以在很多的应用场合中不必反向并联FRD，即TI-IGBT集成有FRD的功能。

现有技术中，制作TI-IGBT集电极结构13中的集电区132和短路区133的方法主要有两种：一种方法是在半导体衬底完成正面MOS结构工艺后，将衬底背面减薄，通过光刻工艺在衬底背面定义需要引入P型掺杂的区域，然后注入P型杂质，之后通过光刻工艺在衬底背面定义需要引入N型掺杂的区域，然后注入N型杂质，最后对衬底进行退火激活杂质，形成集电区132和短路区133；另一种方法是在衬底完成正面MOS结构工艺后，将背面减薄，在衬底背面全部注入P型杂质，通过光刻工艺定义需要引入N型掺杂的区域，然后注入N型杂质，之后退火激活杂质，形成集电区132和短路区133。